KR950013602B1

KR950013602B1 - Frequency measuring device

Info

Publication number: KR950013602B1
Application number: KR1019930024759A
Authority: KR
Inventors: 최덕환
Original assignee: 금성정보통신주식회사; 정장호
Priority date: 1993-11-19
Filing date: 1993-11-19
Publication date: 1995-11-13
Also published as: KR950014894A

Abstract

The frequency below 1Hz is precisely measured by using an intermediate frequency. The frequency counter comprises a frequency generator(10) for generating intermediate frequency having duty ratio of 50% by using a reference frequency, a counter(20) for counting rising edges of a main frequency during one period of the intermediate frequency, and a controller(30) for displaying counter value and controlling the frequency generator(10).

Description

Frequency measuring device

제 1 도는 종래 주파수 측정의 원리를 도시한 파형도.1 is a waveform diagram showing the principle of conventional frequency measurement.

제 2 도는 본 발명에 따른 주파수 측정장치의 구성도.2 is a block diagram of a frequency measuring device according to the present invention.

제 3 도는 본 발명에 따른 주파수 측정장치의 각단 출력 파형도.3 is an output waveform diagram of each stage of the frequency measuring device according to the present invention.

제 4 도는 본 발명에 따른 주파수 측정장치의 주파수 계산을 위한 동작 흐름도.4 is an operation flowchart for calculating a frequency of the frequency measuring device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 딥 스위치 2 : 타이머1: dip switch 2: timer

10 : 주파수발생부 20 : 카운터10: frequency generator 20: counter

30 : 제어부 31 : 중앙처리장치30 control unit 31 central processing unit

32 : 메모리부 33 : 표시부32: memory section 33: display section

34 : 레지스터34: register

본 발명은 주파수 측정장치에 관한 것으로서, 특히 1Hz미만의 고안정 주파수신호를 정확하게 측정할 수 있도록 하는 주파수 측정장치에 관한 것이다.The present invention relates to a frequency measuring device, and more particularly, to a frequency measuring device for accurately measuring a high-frequency signal of less than 1 Hz.

일반적으로 통신 시스템 즉, 무선호출기, 주파수 공용 시스템, 구내무선전화 시스템 등의 원활한 운용을 위하여 각 시스템 별로 주파수를 측정하고, 이를 토대로 성능향상을 기하게 된다.In general, the frequency is measured for each system for smooth operation of a communication system, that is, a wireless pager, a frequency common system, an internal wireless telephone system, and based on this, the performance is improved.

따라서 종래 사용되는 주파수 측정장치의 측정원리는 제 1 도에 도시된 바와 같이 측정하고자 하는 주파수(이하 "메인주파수(Mf)"라 함)의 한 주기 동안에 기준주파수(ref)의 주기수를 계수하여 메인주파수(Mf)의 주파수를 측정하도록 되어 있으나, 상기와 같은 방법을 적용할 경우 주파수 측정은 신속히 이루어질 수 있으나 기준주파수(ref)가 메인주파수(Mf)보다 높아야 함으로 인해 기준주파수보다 주파수가 낮은 신호의 주파수 측정이 되지 않을 뿐만 아니라 고안정 고주파의 기준주파수 발생기가 필요하게 되어 주파수 측정장치로서의 신뢰성이 저하되는 문제점이 발생하게 된다.Therefore, the measurement principle of the conventional frequency measuring apparatus is to count the period of the reference frequency (ref) during one period of the frequency to be measured (hereinafter referred to as "main frequency (Mf)") as shown in FIG. The frequency of the main frequency (Mf) is measured, but if the above method is applied, the frequency can be measured quickly, but because the reference frequency (ref) must be higher than the main frequency (Mf), the frequency lower than the reference frequency Not only does not measure the frequency of the high frequency high frequency reference frequency generator is required but also causes a problem that the reliability as a frequency measuring device is degraded.

본 발명은 상기와 같은 문제점을 해결하기 위해 주파수발생부, 카운터, 제어부로 이루어진 주파수 측정장치를 구성하고, 기준주파수(ref)로서 소정 주기를 갖는 임의의 중간주파수(Tf)를 만든 다음 상기 중간주파수(Tf)의 한 주기 동안에 메인주파수(Mf)의 주기수를 카운터하여 메인주파수를 측정토록 함으로써 하나의 기준주파수 만으로도 기준주파수보다 낮거나 또는 높은 주파수 모두를 측정할 수 있도록 한 주파수 측정장치를 제공하는데 본 발명의 목적이 있는 것이다.The present invention constitutes a frequency measuring device consisting of a frequency generating unit, a counter, and a control unit to solve the above problems, and makes an arbitrary intermediate frequency (Tf) having a predetermined period as a reference frequency (ref) and then the intermediate frequency Provides a frequency measuring device that can measure both the frequency lower or higher than the reference frequency by using only one reference frequency by counting the number of cycles of the main frequency (Mf) during one period of (Tf). It is an object of the present invention.

본 발명은 기준주파수(ref)를 이용하여 듀티 사이클이 50%인 원하는 주기를 갖는 중간주파수(Tf)를 생성시키는 주파수발생부(10)와, 상기 주파수발생부(10)의 출력단에 연결되어 상기 주파수발생부(10)에서 알려주는 시간동안 메인주파수(Mf)의 라이징에지(또는 폴링에지)를 계수하는 카운터(20)와, 상기 카운터(20), 주파수발생부(10)를 제어하고 설정된 프로그램을 실행시키며, 상기 실행된 결과를 디스플레이 시키는 제어부(30)로 이루어진다.The present invention is connected to the frequency generator 10 for generating an intermediate frequency (Tf) having a desired period of 50% duty cycle using the reference frequency (ref), and is connected to the output terminal of the frequency generator (10) A counter 20 that counts the rising edge (or falling edge) of the main frequency Mf during the time period informed by the frequency generator 10, and controls the counter 20 and the frequency generator 10 to be set. And a control unit 30 for displaying the executed result.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.

제 2 도는 본 발명에 따른 주파수 측정장치의 구성도로서, 크게는 기준주파수(ref)를 이용하여 원하는 주기를 갖는 중간주파수(Tf)를 생성시키는 주파수발생부(10)와, 상기 주파수발생부(10)의 출력단에 연결되어 상기 주파수발생부(10)에서 알려주는 시간동안 메인주파수(Mf)의 라이징 에지(rising edge) 또는 폴링 에지(faliling edge)를 계수하는 카운터(20)와, 상기 카운터(20), 주파수발생부(10)를 제어 및 설정된 프로그램을 실행시키고, 실행된 결과를 디스플레이 시키는 제어부(30)로 구성된다.2 is a configuration diagram of a frequency measuring apparatus according to the present invention, which includes a frequency generator 10 for generating an intermediate frequency Tf having a desired period using a reference frequency ref, and the frequency generator ( A counter 20 connected to an output terminal of the counter 10 and counting a rising edge or a falling edge of the main frequency Mf during the time period informed by the frequency generator 10; 20), the control unit 30 for controlling the frequency generator 10 and executing the set program, and displays the executed result.

또한 상기 주파수발생부(10)는 기준주파수(ref)를 가지고 원하는 시간을 프로그램하기 위한 딥 스위치(1)와, 상기 딥 스위치(1)의 출력단에 연결되어 지정된 시간에 해당하는 듀티 사이클이 50%인 클럭을 생성해주는 타이머(2)로 이루어진다.In addition, the frequency generator 10 is connected to an output terminal of the dip switch 1 for programming a desired time with a reference frequency ref, and a duty cycle corresponding to a specified time is 50%. It consists of a timer (2) for generating an in clock.

그리고 상기 제어부(30)는 상기 타이머(20), 카운터(20)를 콘트롤하는 중앙처리장치(31)와, 상기 중앙처리장치(31)에 연결되어 소정제어 프로그램이 내장된 메모리부(32)와, 상기 중앙처리장치(31)에 연결되어 프로그램 실행결과 및 측정결과를 디스플레이 시키는 표시부(33)와, 상기 중앙처리장치(31)에 연결되어 딥 스위치(1)의 세팅값을 보유하고 제어하는 레지스터(34)로 구성된다.The controller 30 includes a central processing unit 31 for controlling the timer 20 and the counter 20, a memory unit 32 connected to the central processing unit 31, and having a predetermined control program embedded therein. And a display unit 33 connected to the central processing unit 31 to display a program execution result and a measurement result, and a register connected to the central processing unit 31 to hold and control setting values of the dip switch 1. It consists of 34.

제 4 도는 본 발명에 따른 주파수 측정장치의 주파수계산을 위한 동작 흐름도이다.4 is an operation flowchart for calculating a frequency of the frequency measuring device according to the present invention.

상기와 같이 이루어진 본 발명의 전체적인 동작 개요를 먼저 설명하면, 주파수발생부(10)인 타이머(2)는 딥 스위치(1)의 세팅에 의해 프로그램된 시간에 해당하는 듀티 사이클이 50%인 클럭을 생성시켜 카운터(20)가 측정하고자 하는 신호 즉, 메인주파수(Mf)를 계수해야 하는 시간을 카운터(20)에게 알려주고, 동시에 지정된 시간이 종료되었음을 중앙처리장치(31)에 인지시킴에 따라 상기 중앙처리장치(31)는 카운터(20)에 계수된 값을 읽어들여 메인주파수의 값이 얼마인가를 계산하도록 해주게 된다.First, the overall operation outline of the present invention made as described above, the frequency generator 10, the timer 2 is a clock having a duty cycle of 50% corresponding to the time programmed by the setting of the dip switch (1) The counter 20 generates and informs the counter 20 of a signal to be measured, that is, a time to count the main frequency Mf, and at the same time, notifies the central processing unit 31 that the specified time is over. The processing device 31 reads the value counted in the counter 20 to calculate the value of the main frequency.

이 때 카운터(20)는 타이머(2)가 알려주는 지정된 시간 동안만 메인주파수(Mf)의 라이징 에지(혹은 폴링 에지)를 계수해서 중앙처리장치(31)가 그 계수값을 읽어들인 후 리셋 시킬 때까지 그 값을 보유하고 있는다.At this time, the counter 20 counts the rising edge (or falling edge) of the main frequency Mf only for the designated time indicated by the timer 2 so that the CPU 31 reads the count value and resets it. Until it holds that value.

한편, 중앙처리장치(31)는 카운터(20)와 타이머(2)를 리셋시키고, 타이머(2)를 인에이블 시킨 후 상기 타이머(2)로부터 지정된 시간이 지났음을 알려주는 신호가 액티브 될 때까지 기다린다.On the other hand, the central processing unit 31 resets the counter 20 and the timer 2, enables the timer 2 until the signal indicating that the specified time has passed from the timer 2 is activated. waiting.

따라서 상기 신호가 액티브되면 그때까지 메인주파수(Mf)를 계수한 값을 보유하고 있는 카운터(20)로부터 계수된 값을 읽어들임과 동시에 상기 중앙처리장치(31)는 읽어들인 값으로부터 메인주파수(Mf)의 주파수값을 계산해내며, 그 계산된 값을 표시부(33)로 출력시킨다.Therefore, when the signal is active, the CPU 20 reads the counted value from the counter 20 that holds the counted main frequency Mf until then, and the CPU 31 reads the main frequency Mf from the read value. ) Is calculated and the calculated value is output to the display unit 33.

상기와 같은 과정으로 동작하는 본 발명을 더욱 상세히 설명하면, 먼저 타이머(2)는 제 3(a) 도와 같은 기준주파수(ref)를 이용하여 딥 스위치(1)에서 지정된 값, 즉 카운터(20)가 메인주파수(Mf)를 계수해야 하는 시간의 2배에 해당하는 주기(T)를 갖는 듀티 사이클이 50%인 제 3(b) 도와 같은 주파수를 생성함으로써 상기(B)도 파형의 1/2 주기를 원하는 시간이 된다.Referring to the present invention operating in the above-described process in more detail, first, the timer 2 is a value specified by the dip switch 1 using the reference frequency (ref) as the third (a) degree, that is, the counter 20 (B) is also half of the waveform by generating a frequency equal to the third (b) degree where the duty cycle with a period T corresponding to twice the time at which the main frequency Mf should be counted is 50%. The time you want to cycle.

이 때 카운터(20)는 상기 타이머(2)의 출력신호에 의해 계수를 시작하며, 상기 타이머(2)의 출력신호가 1/2 주기 동안은 로직 "1"상태로 되고, 나머지 1/2 주기동안은 로직 "0"상태가 됨에 따라 1/2 주기의 "1" 또는 "0"의 어느 상태에서도 동작시킬 수 있으며, 1/2 주기가 실제 제 3(c) 도와 같은 메인주파수(Mf)를 계수하는 시간이기 때문에 반드시 타이머(2)의 출력신호 중 1/2 주기 동안만 동작시켜야 한다.At this time, the counter 20 starts counting by the output signal of the timer 2, and the output signal of the timer 2 is in a logic " 1 " state for 1/2 cycle, and the remaining 1/2 cycle Can be operated in any state of "1" or "0" of 1/2 period as the logic becomes "0" state, and the 1/2 period is actually the main frequency (Mf) equal to the third (c) degree. Because it is the counting time, it must be operated only for 1/2 cycle of the output signal of the timer 2.

한편 제어부(30)의 중앙처리장치(31)는 타이머(2)와 카운터(20)를 초기화 시킨 후 인에이블단자(EN)애 액티브신호를 인가하여 동작상태로 만든다.On the other hand, the central processing unit 31 of the control unit 30 initializes the timer 2 and the counter 20, and applies an active signal to the enable terminal EN to bring it into an operating state.

이 때 상기 중앙처리장치(31)를 타이머(2)의 출력신호(제 3(b) 도))가 로직 "1"인 1/2 주기동안 메인주파수(Mf)를 계수하도록 설계되었을 경우에 상기 중앙처리장치(31)는 제 3(b) 도 신호가 "1"에서 "0"으로 변하는 순간에, 그리고 상기 중앙처리장치(31)를 타이머(2)의 출력신호가 로직 "0"인 1/2 주기 동안 메인주파수(Mf)를 계수하도록 설계 되었으면 제 3(b) 도 신호가 "0"에서 "1"로 변하는 순간에 카운터(20)의 출력값을 읽어들인다.At this time, when the CPU 31 is designed to count the main frequency Mf for a half period in which the output signal of the timer 2 (Fig. 3 (b)) is a logic " 1 " The central processing unit 31 has the third signal (b) at the moment when the signal changes from " 1 " to " 0 ", and causes the central processing unit 31 to have a logic " 0 " If it is designed to count the main frequency Mf for a period of / 2, the output value of the counter 20 is read at the moment when the signal of FIG. 3 (b) changes from "0" to "1".

따라서 상기 카운터(20)의 출력값을 읽어들인 퉁앙처리장치(31)는 타이머(2) 및 카운터(20)의 인에이블단자(EN)에 인 액티브신호를 인가시켜 동작을 중시시킨 다음 읽어들인 계수값을 연산처리하여 메인주파수(Mf)의 정확한 주파수 값을 계산하고, 그 값을 표시부(30)에 디스플레이 시키는 과정을 반복하게 된다.Therefore, the echo processing device 31 reading the output value of the counter 20 applies the in-active signal to the enable terminal EN of the timer 2 and the counter 20 to give priority to the operation, and then to read the count value. The calculation process calculates the exact frequency value of the main frequency (Mf), and repeats the process of displaying the value on the display unit 30.

제 4 도는 본 발명에 따른 주파수 측정장치의 주파수계산을 위한 동작 흐름도로서, 중앙처리장치(31)는 먼저 타이머(2)에 설정해 준 계수해야 할 기간, 즉 타이머(2) 출력신호의 1/2 주기에 해당하는 값을 읽어들인 다음(단계 101) 타이머(2)와 카운터(20)를 라셋시켜서 초기화(단계 102)시킨다.4 is an operation flowchart for calculating a frequency of the frequency measuring device according to the present invention, in which the CPU 31 first calculates the period to be set in the timer 2, that is, 1/2 of the output signal of the timer 2. After reading the value corresponding to the period (step 101), the timer 2 and the counter 20 are reset and initialized (step 102).

이 때 상기 타이머(2)와 카운터(20)는 초기화 되어 있을 뿐 아직 인에이블 되어 있지 않으므로 인에이블단자(EN)를 액티브시켜 타이머(2)의 출력신호가 출력되도록 하여 카운터(20)의 메인주파수(Mf)를 계수하기 시작하도록 한다(단계 103)(여기서 타이머의 1/2 주기안에 들어있는 메인주파수의 사이클수를 계수한다).At this time, since the timer 2 and the counter 20 are initialized but not yet enabled, the enable terminal EN is activated to output an output signal of the timer 2 so that the main frequency of the counter 20 is output. Start counting (Mf) (step 103) (where the number of cycles of the main frequency contained in the 1/2 cycle of the timer is counted).

이후 설정한 계수기간 동안 카운터(20)가 메인주파수(Mf)의 사이클 계수를 끝냈는지 여부는 출력신호의 상태변화를 체크하여 알 수 있으며, 출력신호의 상태가 변하면 다음 항으로 가고, 그렇지 않으면 상태변화가 있을 때까지 기다린다(단계 104).Whether the counter 20 has finished the cycle count of the main frequency Mf during the set counting period can be checked by checking the state change of the output signal.If the state of the output signal changes, the next term is returned. Wait for a change (step 104).

그 다음 중앙처리장치(3)는 리드(Read)신호를 액티브시켜 카운터(20)가 계수한 값을 읽어들이고(단계105), 타이머(2)를 리셋시킨 후(단계 106), 단계 101에서 읽어들인 계수기간과 단계 105에서 읽어들인 계수값을 이용하여 측정된 주파수를 계산하고(단계 107), 상기 계산된 주파수를 표시부(33)에 디스플레이 시킨다.The CPU 3 then activates the Read signal, reads the value counted by the counter 20 (step 105), resets the timer 2 (step 106), and reads it in step 101. The measured frequency is calculated using the counting period entered and the count value read in step 105 (step 107), and the displayed frequency is displayed on the display unit 33.

이상에서 상술한 바와 같이 본 발명은 주파수발생부, 카운터, 제어부로 이루어진 주파수 측정장치를 구성하고, 기준주파수(ref)로서 소정주기를 갖는 임의의 중간주파수(Tf)를 만든 다음 상기 중간주파수(Tf)의 한 주기 동안에 메인주파수(Mf)의 주기수를 카운터하여 메인주파수를 측정토록 함으로써 하나의 기준주파수 만으로도 기준주파수보다 낮거나 또는 높은 주파수 모두를 측정할 수 있게 되는 것이다.As described above, the present invention constitutes a frequency measuring device including a frequency generator, a counter, and a controller, creates an arbitrary intermediate frequency Tf having a predetermined period as a reference frequency ref, and then the intermediate frequency Tf. By counting the number of cycles of the main frequency (Mf) during one period of) to measure the main frequency it is possible to measure all frequencies lower or higher than the reference frequency with only one reference frequency.

Claims

The frequency generator 10 generates an intermediate frequency Tf having a predetermined period using a reference frequency ref, and is connected to an output terminal of the frequency generator 10 to inform the frequency generator 10. Is a counter 20 that counts the rising edge (or falling edge) of the main frequency Mf for a time, and controls the counter 20 and the frequency generator 10 and executes a set program. Frequency measuring device characterized in that it comprises a control unit for displaying the display (30).

According to claim 1, wherein the frequency generator 10 is connected to an output terminal of the dip switch 1 and the dip switch 1 for programming a desired time with a reference frequency (ref) corresponding to a predetermined time Frequency measuring device, characterized in that consisting of a timer (2) for generating a clock of 50% duty cycle.

The memory controller of claim 1, wherein the control unit 30 is connected to the central processing unit 31 and the central processing unit 31 to control the timer 2 and the counter 20. A display unit 33 connected to the unit 32, the central processing unit 31 to display a program execution result and a measurement result, and a setting value of the dip switch 1 connected to the central processing unit 31. Frequency measuring device, characterized in that consisting of a register to hold and control the.