KR950013118A

KR950013118A - 에스컬레이터(Escalator) 구조를 갖는 경성 양자화 하다마드(Hardamard) 복조기

Info

Publication number: KR950013118A
Application number: KR1019930022412A
Authority: KR
Inventors: 신동관; 박형숙
Original assignee: 양승택; 재단법인 한국전자통신연구소
Priority date: 1993-10-26
Filing date: 1993-10-26
Publication date: 1995-05-17

Abstract

본 발명은 CDMA 확산대역 이동통신 시스템 역방향 링크(reverse link) 수신단에 적용되는 복조기에 있어서, 역방향 링크 전송단에서의 직교성을 갖는 하다마드(Hadamard) 함수열이 디지틀 변조 신호로서 전송된 후 채널을 거쳐 수신단에서 수신될때 수신신호가 채널 잡음에 영향을 받으며 수신단의 전치단에서 가장 간단한 형태인 경성 양자화(hard quantization) 과정을 거친다고 가정하므로 이를 위한 경성 양자화된 하다마드 직교변조 수신신호를 복조하는 복조기에 관한 것으로, 특히 전치 처리부가 에스컬레이터 형태로 되어있는 경성 양자화 하다마드 복조기에 관한 것이다

본 발명은, 경성 양자화 하다마드(Hadamard) 함수열을 입력받아 전치처리하는 전치처리부와, 상기 전치처리부의 출력을 입력받고(2^NN=자연수)진 계수기(U29)의 출력을 입력 받는 N개의 논리곱 처리기(U3O 내지 U35)와, 상기 N개의 논리곱 처리 기(U3O 내지 U35)의 출력을 입력받는 N개의 N비트 누적기(U36)와, 상기 N개의 N비트 누적기(U36)에서 출력되는 신호를 입력받아 원하는 열 색인(row index x)의 최대 유사한 값(maximum likelihood)을 출력하는 N개의 2진 결정기(U42 내지 U47)를 구비한 경성 양자화 하다마드(Hadamard) 복조기에 있어서, 상기 전치처리부를 에스컬레이터(Escalator)의 구조를 갖도록 하여 구성한 것을 특징으로 한다.

Description

에스컬레이터 (Escalator) 구조를 갖는 경성 양자화 하다마드 (Hadamard) 복조기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 본 발명에 따른 에스컬레이터 구조의 경성 양자화 하다마드 복조기의 일실시예시도.

Claims

경성 양자화 하다마드(Hadamard) 함수열을 입력받아 전치처리하는 전치처리부와, 상기 전치처리부의 출력을 입력받고 2^N(N=자연수)진 계수기의 출력을 입력받는 N개의 논리곱 처리기와, 상기 N개의 논리곱 처리기의 출력을 입력받는 N개의 N비트 누적기와, 상기 N개의 N비트 누적기에서 출력되는 신호를 입력받아 원하는 열 색인(row index x)의 최대 유사한 값(maximum likelihood)을 출력하는 N개의 2진 결정기를 구비한 경성 양자화 하다마드(Hadamard) 복조기에 있어서, 상기 전치처리부를 에스컬레이터(Escalator)의 구조를 갖도록 하여 구성한 것을 특징으로 하는 경성 양자화 하다마드(Hadamard) 복조기.
제1항에 있어서, 상기 N은 6으로 하여 구성되는 것을 특징으로 하는 경성 양자화 하다마드(Hadamard) 복조기.
제2항에 있어서, 상기 전치처리부는, 경성 양자화된 수신 입력 하다마드 함수열을 입력으로하는 제1 1-비트 시프트 레지스터(Ul7)와, 상기 경성 양자화된 수신 입력 하다마드 함수열과 상기 제1 1-비트 시프트 레지스터(Ul7)의 출력을 입력으로 받는 제 1 EXOR 처리기(U23)와, 상기 1 EXOR 처리기(U23)의 출력을 입력으로 받는 제2 1-비트 시프트 레지스터(Ul8)와, 상기 1 EXOR처리기(U23)의 출력과 상기 제2 1-비트 시프트 레지스터(U18)의 출력을 입력으로 받는 제2 EXOR 처리기(U24)와, 상기 제2 EXOR 처리기(U24)의 출력을 입력으로 하는 제2-비트 시프트 레지스터 (Ul9)와, 상기 제2 EXOR 처리기(U24)의 출력과 상기 제2-비트 시프트 레지스터 (Ul9)의 출력을 입력으로 받는 제3 EXOR처리기(U25)와, 상기 제3 EXOR처리기(25)의 출력을 입력으로 받는 4-비트 시프트 레지스터(U2O)와, 상기 제3 EXOR 게이트(25)의 출력과 4-비트 시프트 레지스터(U2O)의 출력을 입력으로 받는 제4 EXOR 처리기 (U26)와, 상기 제4 EXOR 게이트(U26) 출력을 입력으로 받는 8-비트 시프트 레지스터(U2l)와, 상기 제4 EXOR 게이트(U26) 출력과 상기 8-비트 시프트 레지스터(U2l)의 출력을 입력으로 받는 제5 EXOR 처리기(U27)와, 상기 제5 EXOR 처리기(U27)의 출력을 입력받는 16-비트 시프트 레지스터(U22)와, 상기 제5 EXOR게이트(U27)의 출력과 상기 16-비트 시프트 레지스터(U22)의 출력을 입력받는 제6 EXOR 처리기(U28)를 구비하는 것을 특징으로 하는 경성 양자화 하다마드(Hadamard) 복조기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.