KR950012041B1 - 디지탈 복조기 및 그에 적합한 디지탈 fir필터 - Google Patents

Abstract

내용 없음.

Description

디지탈 복조기 및 그에 적합한 디지탈 FIR필터

제1도는 본 발명에 따른 디지탈 FIR필터의 구성도.

제2도는 본 발명에 따른 1차 콤필터(Comb Filter)의 구성도.

제3도는 본 발명에 따른 3차 콤필터의 주파수특성 그래프.

제4도는 종래의 FIR(Finite Impulse Response)필터의 주파수 특성그래프.

제5도는 본 발명에 따른 디지탈 FIR필터의 주파수 특성그래프.

제6도는 본 발명에 따른 디지탈 BPSK/QPSK 복조기의 구성도.

제7도는 종래의 BPSK/QPSK 복조기의 구성도.

＊도면의 주요 부분에 대한 부호의 설명

100 : 콤(Comb)필터 10 : 적분기

11 : 차분기 12 : 가변분주기

13 : FIR저역필터 60 : AGC회로

62 : 제1복조기 63 : 제2복조기

본 발명은 디지탈 데이타 통신에 사용하는 디지탈 복조기 및 그에 적합한 디지탈 FIR필터에 관한 것으로 특히, 전송속도가 변하는 입력신호에 대하여 일정한 출력주파수특성을 갖도록 표본화 주파수를 가변시킬 수 있는 디지탈 복조기 및 그에 적합한 디지탈 FIR필터에 관한 것이다.

일반적으로 필터는 임의의 주파수를 가진 신호를 대역(band)을 제한하여 대역에 맞는 신호는 통과시키고, 그외의 신호는 제거하는 작용을 한다.

디지탈필터란, 디지탈가산기와 승산기 및 단위지연소자를 기본적 구성요소로 하여 이산적인(discrete)값을 갖는 입력신호에 대하여 소정의 연산을 수행한후에 이산적인 신호를 출력하는 수단이다. 디지탈통신은 2진신호의 데이타에 변조기를 사용하여 반송파를 중첩시켜 변조파신호를 송신측에서 송신하면 수신측에서는 복조기를 사용하여 2진신호의 데이타를 복원하게 된다.

디지탈통신에서는 송신측에서는 변조기가 수신측에서는 복조기가 필요하게 되는데 상기 변조기와 복조기의 조합을 모뎀(MODEM)이라고 한다. 디지탈통신에 사용되는 변복조기(MODEM)에서는 2진데이타신호의 전송속도가 변하게 될 경우, 2진데이타신호에 대한 복조기에서의 저역여파기의 주파수 특성이 변하게 된다.

2진 데이타신호의 전송속도가 변할 경우, 복조기에서는 저역여파기의 주파수특성을 변화된 전송속도에 맞게 바꾸어 주어야 한다.

특히, 저역여파기가 아날로그필터인 경우에는 주파수특성을 결정하는 변수인 수동소자값을 바꾸어 주어야 한다.

저역여파기를 아날로그필터로 구현했을 때에는 매우 정확한 주파수특성을 얻기 위해서는 수동소자의 정밀도가 매우 높아야 하나, 상기 수동소자의 값을 주파수특성에 적합하게 수시로 바꾸어야 하므로 정확한 주파수특성을 얻기가 어려워진다.

또한 저역여파기를 디지탈필터로 구현할 경우 저역여파기의 주파수특성은 표본화주파수와 필터의 계수값에 따라 변하게 된다.

종래의 디지탈 FIR필터는 고정된 표본화 주파수에서 가변의 차단주파수를 갖도록 하기 위하여 필터의 계수값을 바꾸어 주어야 한다. 디지탈필터의 주파수특성의 정확도는 계수의 수에 따라 결정되는데 입력표본화 주파수에 대해 차단주파수가 낮은 경우에는 계수의 수가 커져야 한다.

따라서 디지탈필터를 설계하기 위해서는 계수의 숫자만큼의 메모리 승산기, 가산기등이 필요하게 되며 계수값을 가변시킬 수 있는 구조로 만들 경우 별도의 메모리가 따로 필요하게 되어 게이트(GATE)의 숫자가 많아져서 하드웨어(Hardware)로서 설계에 있어 문제점이 있다.

한편, 데이타의 전송속도가 변하는 디지탈통신에서는 저역통과필터의 출력이 전송데이타의 속도와 동기되어야 하므로 입력표본화 주파수와 관계없이 출력표본화 주파수를 데이타 전송속도의 정수배가 되도록 조정할 필요가 있다.

제7도는 종래의 BPSK/QPSK 복조기의 구성도로서, 입력신호를 일정한 레벨로 유지시키기 위한 자동이득제어부(AGC)(80); 자동이득제어부(80)의 출력신호와 전압제어신호발생기(VCO)(94)에서 발생한 신호를 합성하는 혼합기(81,82); 전압제어신호발생기(94)에서 발생한 신호를 위상이 90도 차가 나도록 사인파와 코사인파를 발생시키는 90도 위상변환기(95); 혼합기(81,82)의 출력을 저역여파하는 아날로그 필터(83,84); 아날로그 필터(83,84)의 출력을 디지탈화하는 A/D변환기(85,90); 디지탈화된 신호로부터 비트 타이밍 에러신호를 추출하는 타이밍에러 추출부(TIMING EXTRACT)(86); 타이밍 에러신호를 저역여파하는 루프필터(87); 루프필터(87)의 출력을 아날로그신호로 변환하는 D/A변환기(88); D/A변환기(88)의 출력에 따라 제어되는 전압제어 수정발진기(VCXO)(89); 및 A/D변환기(85,90)의 출력으로부터 반송파 위상 오프셋 에러를 추출하는 위상검출기(91)를 구비한다.

A/D변환기(85,90), 타이밍에러 추출기(86), 루프필터(87), D/A변환기(88) 및 전압제어 수정발진기 (89)를 타이밍 루프(Timing Recovery Loop)(820)라 하며, 혼합기(81,82), 아날로그 필터(83,84), A/D변환기(85,90), 위상검출기(91), 루프필터(92), D/A변환기(93), 전압제어신호 발생기(94) 및 90도 위상변환기(95)를 반송파 루프(830)라 한다.

종래의 디지탈 데이타 복조기의 동작을 설명하기로 한다.

종래의 디지탈 데이타 복조기는 제7도에 도시된 바와 같은 구성으로 이루어지며, QPSK 변조파신호가 수신기에 의하여 자동이득제어부(80)에 입력된다. 자동이득제어부(80)에 의하여 일정한 신호가 제1, 제2혼합기(81,82)에 입력되고, 제1혼합기(81)의 다른 입력에는 전압제어신호발생기(VCO)(94)에서 발생한 정현파(코사인파)가 입력된다. 또한, 제2혼합기(82)의 다른 입력에는 전압제어신호발생기(VCO)(94)에서 발생한 정현파(코사인파)가 90도 위상변환기(95)에서 변화된 정현파(사인파)가 입력된다.

따라서 제1혼합기(81)에서는 I(Inphase)신호가 출력되며, 제2혼합기(82)에서는 Q(Quadrature) 신호가 출력된다.

I신호와 Q신호에는 수신시 발생한 잡음과 주파수 합성시 발생한 고조파성분이 있는데, 상기 잡음과 고조파성분을 제거하기 위하여 혼합기(81,82)로부터 출력된 신호를 아날로그 필터(83,84)로 출력하며 아날로그 필터(83,84)를 통과한 신호는 송신된 신호와 동일한 I신호와 Q신호이다.

수신측에서 송신신호와 동일한 신호를 얻기 위해서는 송신 반송파신호와 동일한 주파수와 위상을 가진 파형을 전압제어신호발생기(94)에서 발생시켜야 하는데, 수신된 I신호와 Q신호에는 송수신 반송파의 주파수와 위상차 신호를 포함하고 있으므로 I신호와 Q신호를 위상검출기(91)에 입력하여 위상차 성분을 추출하여 전압제어신호발생기(94)를 제어한다.

위상 검출기(91)의 출력에는 많은 잡음신호를 포함하고 있으므로, 이 신호로 직접 전압제어신호발생기(94)를 제어할 수 없다. 따라서, 루프필터(92)를 이용하여 저역여파한 후 D/A변환기(83)를 통과시켜 아날로그신호로 변환한 후에 전압제어신호발생기(94)를 제어하게 된다.

위상검출기(91)의 출력은 송수신 반송파의 주파수와 위상차 신호가 같아지게 되면 '0'이 되므로 이때까지 계속 반송파 루프(830)가 작동하여 송수신 반송파의 주파수와 위상차 신호가 같은 신호를 전압제어신호발생기(94)에서 발생하도록 한다.

I신호와 Q신호를 디지탈화할 때, 송신 데이타 신호의 주파수와 위상이 같도록 표본화하여야 원래의 송신신호를 수신할 수 있으므로, 표본화된 I신호와 Q신호로부터 타이밍정보를 추출하여(타이밍에러 추출부(86)에서) 루프필터(87)를 통과시킨후 D/A변환기(88)에서 아날로그신호로 변환하여 전압제어 수정발진기(89)를 제어한다. 타이밍 루프(820)도 반송파 루프(830)와 같이 타이밍에러 추출기(86)의 출력이 '0'이 될때 까지 작동하여 송신된 데이타의 전송속도와 전압제어 수정발진기(89)의 출력이 같도록 제어한다.

종래기술에서는 전송속도가 다른 복조기의 경우, 전송속도의 주파수를 발생시키는 소자인 전압제어 수정발진기(89)의 발생주파수 범위가 수신하려는 전송속도의 범위를 포함하여야 한다.

전압제어 수정발진기(89)는 특성상 기본주파수의 수십 PPM정도만 변할 수 있으므로, 전송속도가 다른 복조기를 실현하기 위해서는 각각의 전송속도에 맞는 전압제어 수정발진기(89)를 구비하여 전송속도에 따라서 전압제어 수정발진기를 교환해야만 한다.

또한 아날로그 필터의 주파수 특성은 전송속도에 따라 달라지므로 아날로그 필터를 구성하는 저항기, 콘덴서, 인덕터 등의 소자값을 바꾸어 주어야 하므로 소프트웨어로서는 전송속도를 변화시키는 것이 불가능하다.

따라서, 본 발명의 목적은 디지탈통신에 사용되는 2진 데이타신호의 전송속도가 변하게 될 경우 2진 데이타 입력신호에 대하여 일정한 출력주파수를 갖는 2진 데이타를 복원하는 디지탈 복조기를 제공하는 데에 있다. 본 발명의 다른 목적은 데이타성분의 표본화 주파수를 입력표본화 주파수보다 매우 낮은 데이타전송속도의 정수배가 되도록 하여 높고 일정한 입력표본화 주파수로부터 출력표본화 주파수를 가변시켜 일정한 출력주파수 특성을 갖는 디지탈 FIR(Fininte Impulse Reponse)필터를 제공하는 데에 있다.

상기 목적을 달성하기 위해 본 발명은 입력신호의 레벨에 따라 자동적으로 증폭기의 이득을 조절하는 자동이득제어부(60)와, 자동이득제어부(60)로부터 입력된 신호를 소정 주파수에 의해 샘플링하는 A/D변환기를 포함하는 디지탈 복조기에 있어서, A/D변환기(60)로부터 출력되는 신호와, 소정의 복조신호(Cos)를 입력하여 A/D변환기(60)에서 출력되는 신호에서 반송파가 제거된 신호를 출력하는 제1복조부(62); 상기 제1복조부(62)에서 출력되는 신호를 입력하여 에일리어싱을 줄이고, 소정의 클럭신호에 따라서 재표본화율을 가변하여 일정한 주파수특성을 갖는 I신호를 출식하는 제1디지탈 FIR필터(620); A/D변환기(60)로부터 출력되는 신호와, 소정의 복조신호(Sin)를 입력하여 A/D변환기(60)에서 출력되는 신호에서 반송파가 제거된 신호를 출력하는 제2복조부(63); 상기 제2복조부(63)에서 출력되는 신호를 입력하여 에일리어싱을 줄이고, 소정의 클럭신호에 따라서 재표본화율을 가변하여 일정한 주파수특성을 갖는 Q신호를 출력하는 제2디지탈 FIR필터(630); 상기 제1FIR필터(620)로부터 출력되는 I신호와 상기 제2FIR필터(630)로부터 출력되는 Q신호를 입력받아 소정의 복조신호(Cos)를 생성하며, 이 복조신호(Cos)를 상기 제1디지탈 FIR필터(620)로 출력하는 제1PLL수단(600); 및 상기 제1PLL수단(620)로부터 출력되는 I신호와 상기 제2FIR필터(630)로부터 출력되는 Q신호를 입력받아 소정의 복조신호(Sin)를 생성하며, 이 복조신호(Sin)를 상기 제1디지탈 FIR필터(620)으로 출력하는 제1PLL수단(600)을 포함한 것을 특징으로 한다. 상기 다른 목적을 달성하기 위해 본 발명은 일정한 입력표본화 주파수에서 이를 재표본화하여 출력표본화 주파수에 대하여 일정한 주파수 특성을 갖는 디지탈 FIR필터에 있어서, 클럭신호에 따라 입력신호의 재표본화율을 가변할 수 있는 가변분주기(12); 입력신호에 대하여 표본화 주파수를 낮출때 발생할 수 있는 에일리어싱(Aliasing)을 제거하기 위한 적분기(10)와 차분기(11); 및 상기 차분기(11)에서 출력되는 신호에 의해 일정한 형태의 주파수특성을 갖는 FIR(Finite Impulse Response)필터(13)를 포함한 것을 특징한다.

디지탈 FIR필터에 있어서, 상기 가변분주기(12)는 입력된 표본화 주파수신호를 데이타 전송속도의 2배 주파수로 재표본화하는 것이 바람직하다.

본 발명의 이용분야는 디지탈 데이타 복조기로서, 본 발명에 의한 디지탈 FIR필터를 이용하여 복조기를 구성할 경우 외부의 수동 소자값을 바꾸지 않고 데이타의 전송속도를 쉽게 변경할 수 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

제1도는 본 발명에 다른 디지탈 FIR필터 구성도이다. 제1도에 의하면 데이타를 포함하고 있는 신호를 입력하는 제1입력단과 입력샘플링 주파수로 입력되는 클럭신호를 입력하는 제2입력단이 접속되어 있는 콤필터(100)와 상기 콤필터(100)이 출력단이 접속되어 있는 FIR필터로 구성된다.

상기 콤필터(100)는 제1입력단으로부터 출력된 신호를 입력하는 적분기(10)와, 제2입력단으로부터 출력된 클럭신호를 입력하는 가변분주기(12)와, 상기 적분기(10)의 출력신호를 상기 가변분주기(12)로부터 출력된 클럭신호로 재표본화하여 입력하는 차분기(11)로 구성된다.

제2도는 본 발명에 따른 콤(Comb)필터의 구성도이다. 제2도에 의하면 제1입력단이 접속되어 있는 적분기(10)와, 상기 적분기(10)의 출력단과 제2입력단이 접속되어 있는 가변분주기(12)와, 상기 가변분주기(12)의 출력단이 접속되어 있는 차분기(11)으로 구성되어 있다.

상기 적분기(10)은 제1입력단과 지연기(21)의 출력단이 피드백(feed back) 되어 접속되어 있는 가산기(20), 상기 가산기(20)의 출력단이 접속되어 있는 지연기(21)로 구성되어 있다.

상기 차분기(11)은 상기 가변분주기(12)의 출력단이 접속되어 있는 지연기(23)와, 상기 지연기(23)의 출력단과 가변분주기(12)출력단이 접속되어 감산기(22)로 구성되어 있다.

제3도는 본 발명에 따른 3차 콤(Comb)필터의 주파수특성 그래프이다.

제4도는 종래의 디지탈 FIR필터의 주파수특성 그래프이다.

제5도는 본 발명에 따른 디지탈 FIR필터의 주파수특성 그래프이다.

제6도는 본 발명에 따른 디지탈 BPSK/QPSK 복조기의 구성도이다.

중간주파수 입력단은 AGC(Automatic Gain Gontrol)회로(60)에 입력된다. AGC회로(60)의 출력단은 A/D변환기(61)에 입력된다.

A/D변환기(61)의 출력단은 제1복조기(62), 제2복조기(63)에 접속된다. 제1복조기(62)의 출력단은 제1필터수단(620)에 접속된다. 제2복조기(63)의 출력단은 제2필터수단(610)에 접속된다.

제1필터 수단(620)은 제1복조기(62)의 출력단이 접속되어 있는 제1콤필터(65)와, 상기 제1콤필터(65)의 출력단이 접속되어 있는 제1FIR필터(68)로 구성되어 있다.

제2필터수단(630)은 제2복조기(63)의 출력단이 접속되어 있는 제2콤필터(67)와, 상기 제2콤필터(67)의 출력단이 접속되어 있는 제2FIR필터(70)로 구성되어 있다.

제1필터수단(620)의 출력단은 I데이타를 출력하며 제1PLL수단(600)와 제2PLL수단(610)에 접속되어 있다.

제2필터 수단(630)의 출력단은 Q데이타를 출력하며 제1PLL수단(600)와 제2PLL수단(610)에 접속되어 있다.

상기 제1PLL수단(600)은 제1필터수단(620)와 제2필터수단(630)의 출력신호를 입력하는 위상검출수단(Phase Detect)(69)와, 상기 위상검출수단(69)의 출력단이 접속되어 있는 제1루프필터(Loop Filter)(66)와, 상기 제1루프필터(66)의 출력단이 접속되어 있는 제1NCO(Numerically Controlled Oscillator)(64)로 구성되어 있다.

상기 제1NCO의 출력단은 제1복조기(62)와 제2복조기(63)에 접속되어 있다.

상기 제2PLL수단(610)은 제1필터수단(62)와 제2필터수단(630)의 출력신호를 입력하는 타이밍검출수단(Timing Extract)(72)와, 상기 타이밍검출수단(72)의 출력단과 접속되어 있는 제2루프필터(Loop Filter)(73)와, 상기 제2루프필터(73)의 출력단과 접속되어 있는 제2NCO(Numerically Controlled Oscillator)(71)로 구성되어 있다.

상기 제2NCO의 출력단은 A/D변환기(61)와, 제1콤필터(65)와, 제2콤필터(67)에 접속되어 있다.

제1도∼제6도를 통하여 본 발명의 작동을 설명하기로 한다.

우선 제1도에 있어서, 제1입력단에는 높고 일정한 입력표본화 주파수를 가진 입력신호가 입력되어 가산기(20)와 지연기(21)로 구성된 적분기(10)에서 적분된다.

상기 적분기(10)에서 출력되는 신호는 제1입력단에 입력되는 신호의 입력표본화 주파수와 같은 주파수를 가진 클럭신호의 주파수를 정수 N으로 가변시킬 수 있는 가변분주기(12)의 출력신호에 의해 입력단신호의 입력표본화 주파수는 정수 N의 비율로 낮추어진다.

가변 분주기에 의해 정수 N의 비율로 낮추어진 제1입력단의 입력신호는 지연기(23)과 감산기(22)로 구성된 차분기에 입력된다. 상기 차분기(11)에서 출력되는 신호는 항상 일정한 주파수특성을 갖는 디지탈 FIR저역필터에 입력되어 필터링된다.

제6도를 통해 가변표본화 주파수를 갖는 디지탈 FIR필터를 갖는 BPSK/QPSK의 복조기를 설명하기로 한다. 우선, 입력단은 중간주파수단으로서 입력단에 입력되는 신호는 반송파에 의해 변조된 디지탈 데이타를 포함하고 있는 아날로그신호로서 입력신호의 레벨이 변화하더라도 일정한 출력을 얻기 위해 입력신호 레벨에 따라 자동적으로 증폭기의 이득을 조절하는 AGC(Autormatic Gain Control)회로(60)에 입력된다. 상기 AGC회로(60)의 출력단은 제2PLL수단(610)의 제2NCO(71)에서 출력되는 주파수에 의해 샘플링(Sampling)하는 A/D변환기(61)에 입력된다.

상기 A/D변환기(61)의 출력단은 제1NCO(64)에서 발생되는 복조신호인 Sin신호와 Cos신호를 입력하는 복조기(62)와 복조기(63)에 입력된다.

제1NCO에서 발생하는 복조신호는 위상검출수단(69)에서 제1출력단과 제2출력단의 신호를 입력하여 위상검출한 후 제1루프필터(66)에 입력되어 필터링된 신호를 입력하여 제1출력단과 제2출력단의 I신호와 Q신호에 로킹(Locking)되는 신호이다.

제1복조기(62)와 제2복조기(63)의 출력신호는 A/D변환기에서 출력되는 신호에서 반송파가 제거된 신호이다.

제1복조기(62)와 제2복조기(63)의 출력단은 제2NCO(71)에서 출력되는 신호를 입력하는 제1콤필터(65)와 제2콤필터(67)에 입력된다.

상기 제2NCO(71)에서 발생되는 신호는 타이밍검출수단(72)에서 제1출력단과 제2출력단의 신호를 입력하여 타이밍을 검출한 후 제2루프필터(73)에 입력되어 필터링된 신호를 입력하여 제1출력단과 제2출력단의 I신호와 Q신호에 로킹(Locking)되는 신호이다.

상기 제1복조기(62)의 출력신호는 제1콤필터(65)와 제1FIR필터(68)를 통하여 필터링된 후 BPSK(Binary Phase Shif Keying)/QPSK(Quadurature Phase Shift Keying)변조기에서 출력하는 제1출력단의 I신호를 출력한다.

또한 상기 제2복조기(63)의 출력신호는 제2콤필터(67)의 제2FIR필터(70)을 통하여 필터링된 후 BPSK/QPSK 변조기에서 출력하는 제2출력단의 Q신호를 출력한다.

상기 제1복조기(62)의 출력신호가 제1콤필터(65)와 제1FIR필터(68)을 통하여 필터링되는 것을 제1도∼제5도를 통하여 설명하면 복조기(62)에서 출력되는 신호는 제1도의 콤필터(100)의 제1입력단에 입력되고 제2NCO(71)에서 출력되는 신호는 입력표본화 주파수로 발생되는 클럭신호로 제1도의 콤필터(100)의 제2입력단에 입력된다.

상기 제1콤필터(100)의 입력표본화 주파수를 32㎐라 하고 콤필터(100)의 차수를 3차라 하고 가변분주기(12)에서의 재표본화율 N을 8로 하면 콤필터(100)의 출력신호의 표본화 주파수는 4㎐가 되고 3차 콤필터의 주파수특성 그래프는 제3도와 같이 된다.

콤필터(100)의 출력표본화 주파수가 4㎐로 바뀌면 디지탈 FIR필터의 주파수성분은 0에서 2㎐까지만 존재하게 되고 나머지 성분은 에일리어싱(Aliasing)이 되는데 에일리어싱을 방지하기 위해 고차의 콤필터를 사용하게 된다.

4㎐로 변화된 콤필터의 출력신호가 FIR필터에서 필터링된 신호의 주파수특성 그래프를 보면 제4도와 같이 된다.

또한 콤필터(100)와 디지탈 FIR필터(13)의 전체 주파수특성은 제5도와 같이 된다.

따라서, 종래에는 데이타의 전송속도를 변화시킬때 전압제어 수정 발진기(89)의 기본주파수를 바꾸기 위하척 전송속도에 상응하는 전압제어 수정발진기(89)를 교환해야 했으나, 본 발명에서는 제2NCO(71)의 기본 분주기만을 소프트웨어적으로 간단하게 변경하면 가능하다.

상술한 바와 같이 본 발명은 디지탈필터에 입력되는 신호의 입력표본화 주파수를 재표본화하여 일정한 형태의 주파수 특성을 갖는 저역필터를 구성하는데 이점이 있으며 특히, 데이타 전송속도가 변화함에 따라 출력의 표본화주파수를 수시로 변화시켜야 하는 디지탈 변복조기에서 간단히 사용할 수 있다.

Claims (3)

1. 일정한 입력표본화 주파수에서 이를 재표본화하여 출력표본화 주파수에 대하여 일정한 주파수특성을 갖는 디지탈 FIR필터에 있어서, 소정의 클럭에 따라서 입력신호의 재표본화율을 가변할 수 있는 가변분주기(12); 입력신호에 대하여 표본화 주파수를 낮출때 발생할 수 있는 에일리싱(Aliasing)을 제거하기 위한 적분기(10)와 차분기(11); 및 상기 차분기(11)에서 출력되는 신호에 의해 일정한 형태의 파수특성을 갖는 FIR(Finite Impulse Response)필터(13)를 포함하는 디지탈 FIR필터.
2. 제1항에 있어서, 상기 가변분주기(12)는 입력된 표본화 주파수신호를 데이타 전송속도의 2배 주파수로 재표본화하는 것을 특징으로 하는 디지탈 FIR필터.
3. 입력신호의 레벨에 따라 자동적으로 증폭기의 이득을 조절하는 자동이득제어부(60)와, 자동이득제어부(60)로부터 입력된 신호를 소정 주파수에 의해 샘플링하는 A/D변환기(61)를 포함하는 디지탈 복조기에 있어서, A/D변환기(61)로부터 출력되는 신호와, 소정의 복조신호(Cos)를 입력하여 A/D변환기(61)에서 출력되는 신호에서 반송파가 제거된 신호를 출력하는 제1복조부(62); 상기 제1복조부(62)에서 출력되는 신호를 입력하여 에일리어싱을 줄이고, 소정의 클럭에 따라서 재표본화율을 가변하여 일정한 주파수특성을 갖는 I신호를 출력하는 제1디지탈 FIR필터(620); A/D변환기(61)로부터 출력되는 신호와, 소정의 복조신호(sin)를 입력하여 A/D변환기(61)에서 출력되는 신호에서 반송파가 제거된 신호를 출력하는 제2복조부(63); 상기 제2복조부(63)에서 출력되는 신호를 입력하여 에일리어싱을 줄이고, 소정의 클럭에 따라서 재표본화율을 가변하여 일정한 주파수특성을 갖는 Q신호를 출력하는 제2디지탈 FIR필터(630); 상기 제1FIR필터(620)로부터 출력되는 I신호와 상기 제2FIR필터(630)로부터 출력되는 Q신호를 입력받아 소정의 복조신호(Cos, Sin)를 생성하며, 이 복조신호(COs, sin)를 상기 제1디지탈 FIR필터(620)와 상기 제2디지탈 FIR필터(630)로 각각 출력하는 제1PLL수단(600); 및 상기 제1FIR필터(620)로부터 출력되는 I신호와 상기 제2FIR필터(630)로부터 출력되는 Q신호를 입력받아 소정의 주파수와 소정의 클럭을 생성하여 A/D변환기(61)와 상기 제1 및 제2 디지탈 FIR필터(620,630)로 출력하는 제2PLL수단(610)을 포함한 디지탈 복조기.