KR950010031A - 자체 배치형 ic 패키지 및 배선 기판 - Google Patents

자체 배치형 ic 패키지 및 배선 기판 Download PDF

Info

Publication number
KR950010031A
KR950010031A KR1019940023481A KR19940023481A KR950010031A KR 950010031 A KR950010031 A KR 950010031A KR 1019940023481 A KR1019940023481 A KR 1019940023481A KR 19940023481 A KR19940023481 A KR 19940023481A KR 950010031 A KR950010031 A KR 950010031A
Authority
KR
South Korea
Prior art keywords
integrated circuit
package
circuit chip
recess
insulating plate
Prior art date
Application number
KR1019940023481A
Other languages
English (en)
Other versions
KR100200289B1 (ko
Inventor
히데아키 고즈루
Original Assignee
우에시마 세이스케
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5255177A external-priority patent/JPH0786449A/ja
Priority claimed from JP25517893A external-priority patent/JP3348485B2/ja
Application filed by 우에시마 세이스케, 야마하 가부시키가이샤 filed Critical 우에시마 세이스케
Publication of KR950010031A publication Critical patent/KR950010031A/ko
Application granted granted Critical
Publication of KR100200289B1 publication Critical patent/KR100200289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 집적히로장치에 있어서, IC 칩이 표면에 부착되어 있는 다이 스테이지(10)는 평면 패키지(16)의 한쪽의 주요 표면에 노출되어 있고, 다수의 외부 단자(14)는 공통면 상에서 상기 평면 패키지(16)의 측면으로부터 외부 방향으로 연장되어 있으며, 상기 패키지(16)의 코너에는 배치핀(10A 내지 10B)이 배치되어 있다. 배선 회로기판(20)상에는 상기 패키지(16)를 수용하는 사각 형상의 오목부(22)가 형성되어 있으며, 방열판(24)은 상기 오목부(22)의 저면에 설치되어 있다. 상기 오목부(22)의 코너 인접부에는 배치핀(10A 내지 10B)을 가이드하는 가이드수단이 형성되어 있다.
조립시에는, 상기 배치핀(10A 내지 100)을 상기 가이드 수단(23 및 25)에 매치되도록 하여 상기 패키지(10)를 상기 오목부에 배치하고, 상기 패키지의 하부면에 노출되어 있는 다이 스테이지(10)를 상기 방열판(24) 상에 고정시키며, 상기 단자를 상기 회로 기판 상의 납땜 랜드(S1)에 접속시킨다.

Description

자체 배치형 IC 패키지 및 배선 기판
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 반도체 장치를 도시한 평면도.
제2A도 및 제2B도는 제1도의 A-A′를 따라서 절결한 두 형태의 반도체 장치의 단면을 도시한 단면도.
제2C도는 제2A도 및 제2B도의 변형을 도시한 단면도.
제3A도는 제1도 및 제2A도에 도시한 반도체 장치를 배선 회로기판에 장착한 상태를 도시한 평면도.
제3B도는 제3A도의 B-B′를 따라서 절결한 단면도.
제4도는 제1도 및 제2A도에 도시한 반도체 장치를 배선 회로기판 상에 장착한 상태를 도시한 평면도.

Claims (14)

  1. 반집적회로 칩을 포함하는 평면 패키지와, 상기 집적회로 칩에 접속되며 상기 평면 패키지의 측면으로부터 외부방향으로 직선적으로 연장되어 있는 다수의 외부 단자와, 상기 평면 패키지의 다수의 코너에 고정된 배치핀을 포함하는 반도체 집적 회로장치와; 도선을 지지하는 절연판과, 상기 평면 패키지를 수용하기 위하여 상기 절연판내에 형성된 오목부와, 상기 배치핀을 수용하기 위하여 상기 오목부의 다수의 코너에 근접되게 배치된 가이드 수단을 포함하는 배선 회로기판으로 구성된 조합.
  2. 제1항에 있어서, 상기 반도체 집적회로 장치는 상기 평면 패키지의 하부면에 노출된 다이 스테이지를 포함하고, 상기 집적 회로 칩은 상기 다이 스테이지 상에 고정되어 있는 것을 특징으로 하는 조합.
  3. 제2항에 있어서, 상기 배선 회로기판은 상기 오목부의 저면상에 고정된 방열판을 추가로 포함하는 것을 특징으로 하는 조합.
  4. 제1항에 있어서, 상기 배치핀은 상기 외부 단자와 동일한 표면에서 상기 패키지로부터 외부 방향으로 연장되어 있는 것을 특징으로 하는 조합.
  5. 제4항에 있어서, 상기 배치핀의 종단부는 하부 방향으로 절곡되어 있는 것을 특징으로 하는 조합.
  6. 제5항에 있어서, 상기 배선 회로기판의 상기 가이드 수단은 상기 배치핀의 종단부를 수용하기 위하여 상기 절연판 내에 형성된 가이드 홈으로 구성되는 것을 특징으로 하는 조합.
  7. 집적회로 칩을 포함하는 평면 패키지와, 상기 집적회로 칩에 접속되며 상기 평면 패키지의 측면으로부터 외부방향으로 직선적으로 연장되어 있는 다수의 외부 단자와, 상기 평면 패키지의 다수의 코너에 고정된 배치핀으로 구성된 것을 특징으로 하는 반도체 집적회로장치.
  8. 제7항에 있어서, 상기 배치핀은 상기 외부 단자와 동일한 표면에서 상기 패키지로부터 외부 방향으로 연장되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  9. 제8항에 있어서, 상기 배치핀의 종단부는 하부 방향으로 절곡되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  10. 도선을 지지하는 절연판과, 상기 평면 패키지를 수용하기 위하여 상기 절연판 내에 형성된 오목부와, 상기 배치핀을 수용하기 위하여 상기 오목부의 다수의 코너에 근접되게 배치된 가이드 수단을 구성된 것을 특징으로 하는 배선 회로기판.
  11. 집적회로 칩이 한쪽의 주요 표면에 고정되어 있는 다이 스테이지와, 상기 집적회로 칩을 가진 상기 다이 스페이지를 포함하며 상기 다이 스페이지의 다른 쪽 주요 표면을 상기 집적회로칩에 대해 반대편인 주요 표면상에 노출되도록 하는 평면 패키지와, 상기 집적 회로 칩에 접속되며 공통면 상에서 상기 평면 패키지의 측면으로 부터 외부 방향으로 직선적으로 연장되어 있는 다수의 외부 단자를 포함하는 반도체 집적회로장치와; 도선을 지지하는 절연판과, 상기 절연판 내에 형성되어 상기 평면 패키지를 수용하는 오목부와, 상기 다이 스테이지로부터의 방열효율을 높이기 위해 상기 오목부의 저면에 설치되어 있는 방열판을 포함하는 배선 회로기판으로 구성된 것을 특징으로 하는 조합.
  12. 제11항에 있어서, 상기 배치핀은 상기 외부 단자와 동일한 평면상에서 상기 패키지로부터 외부 방향으로 연장되어 있는 것을 특징으로 하는 조합.
  13. 한쪽의 주요 표면에 고정된 집적회로 칩을 가진 다이 스테이지와, 상기 집적회로 칩을 가진 상기 다이 스페이지를 포함하며 상기 다이 스페이지의 다른 쪽 주요 표면을 상기 집적회로 칩에 대해 반대편인 주요 표면에 노출되도록 하는 평면 패키지와, 상기 집적회로 칩에 접속되며 상기 평면 패키지의 측면으로부터 외부 방향으로, 공통면상에서, 직선적으로 연장되어 있는 다수의 외부 단자로 구성된 것을 특징으로 하는 반도체 집적회로장치.
  14. 도선을 지지하는 절연판과, 상기 평면 패키지를 수용하기 위해 상기 절연판 내에 형성된 오목부와, 상기 다이 스테이지로부터의 방열효과을 높이기 위해 상기 오목부의 저면에 설치되어 있는 방열판으로 구성된 것을 특징으로 하는 배선 회로기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023481A 1993-09-14 1994-09-16 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 KR100200289B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-255177 1993-09-14
JP5255177A JPH0786449A (ja) 1993-09-17 1993-09-17 半導体装置と実装基板
JP25517893A JP3348485B2 (ja) 1993-09-17 1993-09-17 半導体装置と実装基板
JP93-255178 1993-09-17

Publications (2)

Publication Number Publication Date
KR950010031A true KR950010031A (ko) 1995-04-26
KR100200289B1 KR100200289B1 (ko) 1999-06-15

Family

ID=26542063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023481A KR100200289B1 (ko) 1993-09-14 1994-09-16 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체

Country Status (2)

Country Link
KR (1) KR100200289B1 (ko)
TW (1) TW259892B (ko)

Also Published As

Publication number Publication date
TW259892B (ko) 1995-10-11
KR100200289B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4812949A (en) Method of and apparatus for mounting an IC chip
US5761044A (en) Semiconductor module for microprocessor
EP1879228A1 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module, and circuit board with socket
EP0631312A1 (en) Single inline package
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
CA2139266A1 (en) Semiconductor Package
KR960705363A (ko) 집적회로장치(integrated circuit device)
US5926376A (en) Printed circuit board card for mounting packages in faces thereof
EP0587294B1 (en) Semiconductor package
US5671121A (en) Kangaroo multi-package interconnection concept
KR950010861B1 (ko) 반도체장치용 패키지
US4779164A (en) Surface mounted decoupling capacitor
US6910637B2 (en) Stacked small memory card
KR950034708A (ko) 인쇄 회로 기판의 양면에 설치된 수직 패키지
US5006962A (en) Apparatus for surface mounting an integrated circuit package
KR100598652B1 (ko) 반도체장치
JP6443265B2 (ja) 実装基板
KR930022539A (ko) 수지 봉지형 반도체 장치
KR950010031A (ko) 자체 배치형 ic 패키지 및 배선 기판
KR940008054A (ko) 반도체 패키지의 실장구조
JP2005166892A (ja) スタック型小型メモリカード
KR960019683A (ko) 반도체 장치
US6104615A (en) Semiconductor component assembly
CN213340772U (zh) 导电端子以及电子装置
US5260602A (en) Hybrid integrated-circuit device having an asymmetrical thermal dissipator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080225

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee