KR950009801B1 - 박막 스위칭 소자 제조방법 - Google Patents
박막 스위칭 소자 제조방법 Download PDFInfo
- Publication number
- KR950009801B1 KR950009801B1 KR1019920002854A KR920002854A KR950009801B1 KR 950009801 B1 KR950009801 B1 KR 950009801B1 KR 1019920002854 A KR1019920002854 A KR 1019920002854A KR 920002854 A KR920002854 A KR 920002854A KR 950009801 B1 KR950009801 B1 KR 950009801B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- forming
- pattern
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 34
- 239000011241 protective layer Substances 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 박막 스위칭 소자의 단면도.
제2도는 제1도에 도시된 박막 스위칭 소자의 등가 회로도.
제3도는 종래의 박막 스위칭 소자의 패드 전극부의 구성도.
제4도는 본 발명에 따른 박막 스위칭 소자의 단면도.
제5도는 본 발명에 따른 박막 스위칭 소자의 제조 공정도.
제6도는 제5도에 도시된 박막 스위칭 소자의 등가 회로도.
제7도는 본 발명에 따른 막박 스위칭 소자의 패드 전극부의 구성도이다.
본 발명은 액정 디스플레이 장치에 관한 것으로, 특히 박막 스위칭 소자의 제조방법에 관한 것이다.
최근 액정 디스플레이 장치의 대형화 추세에 따라 게이트 전극이 이루어지는 주사전극과 소오스 전극으로 이루어지는 데이타 전극이 교차함에 따른 문제점이 심각하게 대두되고 있다.
제1도는 종래의 박막 스위칭 소자의 단면도이다. 반도체 기판 또는 유리등과 같은 투명 기판(1)의 상면에 형성되어 주사전극의 역할을 게이트 전극(3)과, 상기 기판(1) 일단의 상부에 절연층(5)을 중간층으로 하는 화소전극(7)과, 상기 화소전극(7)에 인접하여 주사전극(3)의 상부를 감싸는 반도체층(9)과, 상기 반도체층(9)의 양단 상부에서 제1 및 제2 저항층(11, 13)을 중간층으로 하는 소오스전극(15) 및 드레인 전극(17)과, 상기 기판(1) 상면의 보호층(19)으로 구성된다. 여기서 상기 드레인 전극(17)은 화소전극(7)과 접촉하며, 상기 소오스 전극(15)은 데이타 전극으로 이용된다.
제2도는 종래의 등가회로도이다. 상기 제1도와 같은 명칭에 해당하는 것은 같은 번호를 사용하였다. 상기 도면에서 알 수 있는 바와 같이 주사전극으로 사용되는 게이트 전극(이하 “주사전극”이라 칭함)(3) 및 데이타 전극으로 사용되는 소오스 전극(이하 “데이타 전극”이라 함)(15)이 서로 직각으로 교차하고 상기 주사전극(3)에 박막 트랜지스터(21)의 게이트가 연결되고 데이타 전극(15)과 화소전극(17)들 각각은 상기 박막 트랜지스터(21)의 소오스와 드레인에 각각 연결되어 있다.
제3도는 종래의 패드 전극부로서, 매트릭스 구조의 주사전극 라인과 데이타 전극 라인을 도시하고 있다.
상기 주사전극(3)에 소정의 전압이 인가되면 데이타 전극(15)으로 입력되는 신호가 반도체층(9)와 드레인전극(17)를 통하여 화소전극(7)에 소정 전압의 레벨의 신호로써 박막 트랜지스터(Thin Film Transistor)(21)가 동작하게 된다. 상기 주사전극(3)에 전압을 인가하지 않을 경우 박막 트랜지스터(21)이 동작되지 않아 데이타 전극(15)으로 부터의 신호는 화소전극(7)에 인가되지 않는다.
상기 제1도 내지 제3도로 부터 알 수 있는 바와 같이 주사전극(3)과 데이타 전극(15)이 서로 교차하여 동일한 기판(1)상부에 형성되기 때문에 상기 두 전극간에 단락(short)이 발생하게 될 우려가 있다. 또한 상기와 같은 두 전극간의 교차에 의해 캐패시턴스가 발생하여 주사전극(3)으로 입력되는 주가신호가 지연됨으로서 화상이 일그러지는 문제점이 발생하였다. 따라서 제1도와 같은 구성을 갖는 종래의 박막 스위칭 소자는 수율 및 화질이 저하되는 문제점이 있었다.
본 발명의 목적은 고수율 및 고화질을 확보할 수 있는 박막 스위칭 소자의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 유리기판 또는 반도체 기판 상면에 화소전극 패턴을 형성하는 제1 공정과, 상기 화소전극 패턴의 일단의 상면에 제1 저항층, 반도체층, 제2 저항층 및 데이타 전극을 연속하여 순차적으로 증착한후 사진식각 공정을 실시하여 엑티브 패턴을 형성하는 제2 공정과, 상기 화소전극 패턴의 측면 및 엑티브 패턴 측면에 접촉하는 게이트 절연층을 형성한후 상기 게이트 절연층 측면에 접촉하는 게이트 전극을 형성하는 제3 공정과, 상기 화소전극 패턴의 타단 상면에 상기 엑티브 패턴의 측면에 접촉하는 보호막을 형성하는 제4공정으로 이루어짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제4도는 본 발명에 따른 박막 스위칭 소자의 단면도이다. 상기 도면에서 유리등과 같은 투염기판 또는 반도체 기판(31)상면에 형성되어 화소전극으로 이용되는 드레인 전극(33)과, 상기 드레인 전극(33) 일단의 상면에 형성된 보호층(49)과, 상기 드레인 전극(33)의 타단 상면에서 상기 보호층(49)의 측면에 각각 접촉하여 순차적으로 적층된 제1 저항층(35), 반도체층(37), 제2 저항층(39) 및 데이타 전극으로 이용되는 소오스 전극(41)과, 상기 드레인 전극(33)의 측면 및 제1 저항층(35), 반도체층(37) 및 소오스 전극(41)들 각각의 측면에 접촉하는 절연층(45)과, 상기 절연층(35)의 측면에 접촉하고 주사전극으로 이용되는 게이트 전극(47)으로 이루어지는 박막 스위칭 소자를 도시하고 있다. 상기 제1저항층(35)은 단일막으로 형성하거나 두층 이상의 복합막으로 형성할 수도 있다. 그리고, 상기의 반도체층(37)은 비정질실리콘, 다결정 실리콘 등이 사용된다.
제5a도 내지 제5c도는 본 발명에 따른 박막 스위칭 소자의 제조 공정의 순서를 나타낸 제조 공정도이다. 제5a도 내지 제5b도를 참조하여 본 발명에 따른 박막 스위칭 소자의 제조공정의 실시예를 설명한다.
우선, 제5a도와 같이 유리등과 같은 기판(31)의 상면에 화소를 표시하기 위한 화소전극 패턴을 형성한다. 즉, 드레인 전극(33)을 기판(31)의 상면에 형성한다. 그리고, 제5b도에서 PECVD(Plasma Enhancement Chemical Vapor Deposition)장치에 연결된 스파터(sputter) 장치내에서 50Å-2000Å의 두께를 갖는 제1 저항층(35), 50Å-6000Å의 두께를 갖는 반도체층(37), 50Å-2000Å의 두께를 갖는 제2저항층(39) 및 50Å-10000Å의 두께를 갖는 데이타 패턴인 소오스전극(41)을 상기 드레인 전극(33)의 상면의 일단에 연속적으로 적층하여 형성한다. 상기 제5C도에서 상기 화소전극인 드레인 전극(33)이 형성된 영역을 제외하여 실리콘 산화물(SiOx), 질화실리콘(SiNx), 오산화탄탈륨(Ta205)등으로 이루어지는 절연막을 증착한후 50Å-10000Å 두께의 게이트 절연층(45)을 형성한다. 그 다음 상기 기판(31) 상면에 크롬(Cr), 알루미늄(Al), 탄탈륨(Ta), 몰리브덴(Mo) 등으로 이루어지는 금속막을 형성한후 50Å-1000Å의 두께로 패턴 형성하여 게이트 전극(47)을 형성한다. 상기 도면으로부터 게이트 전극(47)과 데이타 전극인 소오스 전극(41)이 서로 평행하게 배치됨을 알 수 있다. 이와 같은 공정을 실행한 후 끝으로 화소전극인 드레인 전극(33)의 보호용 절연막인 보호층(49)을 상기 드레인 전극(33)의 또다른 상면에 형성시키어 제4도와 같은 구성을 갖도록 한다.
제6도는 본 발명에 따른 등가회로도로서, 제4도와 같은 구성을 갖는 박막 스위칭 소자의 등가회로를 도시한 것이다. 상기 제6도를 살피면, 주사전극 라인인 게이트 전극(47) 및 데이타 전극 라인인 소오스 전극(47)이 서로 평행하고, 상기 게이트 전극(47)에 박막 트랜지스터(51)의 게이트가 연결되고, 데이타 전극 라인인 소오스 전극(41)과 화소전극인 드레인 전극(33)이 상기 박막 트랜지스터(51)의 소오스와 드레인에 각각 연결되어 있음을 알 수 있다.
제7도는 본 발명에 따른 패드 전극부로서, 주사전극 라인(G1~G2m)과 데이타 전극라인(D1∼D2n+1)이 서로 이웃하여 평행하게 배열된다.
상술한 바와 같이 본 발명은 액정 디스플레이 장치에 있어서 주사전극 라인과 데이타 전극라인을 서로 교차되는 영역없이 평행하게 배치함으로써 두 전극간의 단락 현상을 방지할 수 있다. 뿐만 아니라 두 전극간의 교차 영역에 의한 기생 캐패시턴스를 제거함으로써 화상의 일그러짐을 방지할 수 있는 효과가 있다.
Claims (2)
- 박막 스위칭 소자의 제조방법에 있어서, 유리기판 또는 반도체 기판 상면에 화소를 표시하기 위한 화소전극 패턴을 형성하는 제1 공정과, 상기 화소전극 패턴의 일단 상면에 적어도 한층이상의 제1 저항층, 반도체층, 제2 저항층 및 데이타 전극을 연속하여 순차적으로 증착한 후 사진식각 공정을 실시하여 엑티브 패턴을 형성하는 제2공정과, 상기 화소전극 패턴측면 및 엑티브 패턴 측면에 접촉하는 게이트 절연층을 형성한후 상기 게이트 절연층 측면에 접촉하는 게이트 전극을 형성하는 제3 공정과, 상기 화소전극 패턴의 타단상면에 상기 엑티브 패턴의 측면에 접촉하는 보호막을 형성하는 제4공정으로 이루어짐을 특징으로 하는 박막 스위칭 소자의 제조방법.
- 제1항에 있어서, 상기 반도체층은, 비정질실리콘, 다결정 실리콘등 임을 특징으로 하는 박막 스위칭 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002854A KR950009801B1 (ko) | 1992-02-25 | 1992-02-25 | 박막 스위칭 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002854A KR950009801B1 (ko) | 1992-02-25 | 1992-02-25 | 박막 스위칭 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018755A KR930018755A (ko) | 1993-09-22 |
| KR950009801B1 true KR950009801B1 (ko) | 1995-08-28 |
Family
ID=19329447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002854A KR950009801B1 (ko) | 1992-02-25 | 1992-02-25 | 박막 스위칭 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009801B1 (ko) |
-
1992
- 1992-02-25 KR KR1019920002854A patent/KR950009801B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018755A (ko) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7542103B2 (en) | Electro-optical device | |
| KR100467545B1 (ko) | 트랜지스터 디바이스 | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| EP0329887B1 (en) | Liquid crystal display device | |
| KR20020034272A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| GB2169746A (en) | Thin film transistor | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| KR950009801B1 (ko) | 박막 스위칭 소자 제조방법 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2000194012A (ja) | 薄膜トランジスタマトリクスの製造方法と薄膜トランジスタマトリクス | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 | |
| KR20010064044A (ko) | 액정 표시장치 제조방법 | |
| JPH04344617A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000714 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |