KR950009632B1 - 반도체 광 스위치장치 - Google Patents

Abstract

내용 없음.

Description

반도체 광 스위치장치

제1a도 및 제1b도는 종래의 반도체 광 스위치의 평면도 및 단면도.

제2a도 및 제2b도는 본 발명의 제1실시예에 따른 반도체 광 스위치의 평면도 및 단면도.

제3a도 및 제3b도는 본 발명의 제2실시예를 나타낸 도면.

제4도는 본 발명의 제2실시예에 따른 회로 연결도.

제5도는 본 발명의 제3실시예를 나타낸 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : n형기판 2 : n형 광도파로층

3 : n형 클래드층 4 : n형 캡층

5 : 제1의 n형전극 6 : p형전극

7a : 제2의 n형전극 7b : 제3의 n형전극

8 : p형 클래드영역 9 : 공핍영역

10 : 제1광입력포트 11 : 제2광입력포트

12 : 제1광출력포트 13 : 제2광출력포트

14 : 접지 15 : 직류전원

16 : 제어신호전원 17 : 저항.

본 발명은 전류주입에 따른 광도파로(optical waveguide)의 굴절율(refractive index)의 변화를 이용한 내부전반사형 반도체 광스위치 소자(internal total reflection type semiconductor optical switch)의 구조에 관한 것이다.

내부 전반사형 반도체 광스위치의 동작원리는 전류가 주입되면 광도파로층의 굴절율이 변하게 되는(감소하게 되는)효과를 이용하는 것이다.

광도파로층의 소정영역으로 전류가 주입되지 않은 영역과 전류가 주입되지 않는 영역사이에 굴절율의 차가 생기게 되고 이 굴절율차에 의해 도파로를 따라 진행하던 빛이 전류주입 경계면에서 전반사를 일으킴으로써 광 진행경로가 바뀌게 되어 스위칭이 일어나게 된다.

제1a도 및 제1b도는 종래의 반도체 광 스위치의 구조를 나타낸 것으로, 제1a도는 평면도이고, 제1b도는 제1a도에서 B와 '방향으로 절단한 경우의 구조를 나타낸 단면도이다.

제1광 입력포트(10)를 통하여 입사된 빛은 마루(ridge) 형태의 광도파로층(2)을 따라 진행하게 된다.

이때, 신호 전류주입을 위한 제1의 n형전극(5)과 p형전극(6)사이에 아무런 신호 전류를 주입하지 않으면 즉, p전극(6)으로부터 n전극(5)으로 전류가 흐르지 않으면 빛은 광도파로층(2)의 교차점을 직적으로 통과하여 제1출력포트(12)를 통하여 나오게 된다.

그러나, n형전극(5)과 p형전극(6)사이에 순반향 전압을 걸어 전류가 흐르도록 하면 주입된 방송자(carrier)들이 모여있는 p형의 클래드(clad)영역(8) 아래 부분의 광드파로층(2)만 굴절율이 변화게 된다.

따라서, 이때에는 제1광 입력포트(10)로 들어온 및이 클래드영역(8)에서 전반사되어 제2광 출력포트(13)를 통하여 나가게 된다.

이러한 전류 주입에 의한 전반사형 광 스위치에서 두개의 광 출력 포트(12)와 (13)사이의 누화(cros-talk)를 낮추고 동작 전류 레벨을 낮추기 위해서는 주입된 반송자들이 유효하게 p형 클래드영역(8) 아래 부분에만 국한(confine)되어 있어야 한다.

그러나 제1도의 같은 종래의 구조에서는 p형전극(6)에서 주입된 전류가 p형 클래드영역(8)에서 n형 클래드층(3)을 경유하여 n형의 광도파로층(2)으로 주입되는 경로가 존재할 뿐 아니라, p형 클래드영역(8)어서 광도파로층(2)으로 직접 주입된 전류도 광도파로층(2)을 따라 양옆으로 퍼지게 되므로 캐리어들이 효과적인 제한(confine)이 어렵고, p형 클래드영역(8) 아래부분과 그 양옆 영역사이의 캐리어 밀도 변화가 완도또하여 굴절율 변화량이 적을 뿐 아니라 급격한 변화면을 얻기도 어려워 두개의 출력포트 사이의 누화가 커지고, 전반사 조건을 얻기위한 주입 전류양이 증가하여 동작 전류 레벨이 높아지는 결점이 있었다.

또한, 굴절율 차에의해 전반사 조건을 얻기위해서는 광도파로의 교차각이 작아야 되는데 교차각이 작아지면 광 스위치 칩의 크기가 커지게 될뿐만 아니라, 동작 전류 레벨이 높아지면 두출력포트 사이의 스위칭 시간이 길어지는 단점이 있었다.

본 발명의 목적은 상술한 종래기술의 문체점들을 해결하고, 장치의 특성을 개선하기 위한 것으로, p항클래드 영역 아래부분의 광도파로층에만 주입된 반송자들이 집중되도록 하여 굴절율의 변화량이 큰 반도체 광 스위치장치를 제공하는 것이다.

이와같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은 기판위에 형성되는 광도파로층과, 이 광도파로층상에 순차로 형성된 클래드층 및 캡층과, 전류주입을 위하여 상기 기판아래와 상기 캡층상에 각각 형성된 제1전극 및 제2의 전극으로 이루어진 반도체 광 스위치에 있어서, 상기 캡층 상에형성된 상기 조극의 일측에 형성되고 공핍층을 형성하기 위한 제3의 전극을 갖는 것이 특징이다.

본 발명의 다른 특징적인 사항에 따르면, 상기 p형전극의 또 다른 일측에 형성되고 또 다른 공핍층을 형성하기 위한 제4의 전극을 하나 더 갖는 것이다.

이제부터 첨부된 도면을 참조하면서 본 발명의 실시예에 대하여 상세히 설명하겠다.

제2a도 및 제2b도는 본 발명의 제1실시예를 나타낸 평면도 및 단면도로서, 사용재질이 InP계 반도체인 경우를 나타낸다.

이미 잘 알려진 바와 같이 n형 InP 기판(1)위에 p형 InGaAsP 또는 p형 InGaAs의 광도파로층(2), n형 InP 클래드층(3) 및 n형 InGaAsP 또는 n형 InGaAs의 캡층(4)을 에피택시(epitaxy)법으로 순차성장 시킨후 캡층(4)과 클래드층(3)을 식각하여 마루형태의 광 도파로를 만든다.

이어, 클래드층(3)에 Zn을 확산 시키거나 Be 이온을 주입하여 p형 클래드 영역(8)을 형성한다.

그후, 전류주입을 위한 제1의 n형전극(5) 및 p형전극(6)을 증착한 후 p형전극(6)의 어느 일측에 공핍층을 형성하기 위한 제2의 n형전극(7a)을 형성한다.

제1의 n형전극(5)은 접지시키고 p형전극(6)에는 제어신호 전압이 인가되도록 하고 제2의 n형전극(7a)에는 제어신호 전압보다 큰 직류전압이 인가되도록 한다.

이렇게 하면, 'XXXX'로 표시된 pn 접합면에 역바이어스 전압이 걸리게 되고 역바이어스 전압이 결린 pn접합면에는 공핍층(9)이 형성되어 p형 클래드영역(8)으로부터 클래드층(3)의 제2의 n형전극(7a) 아래 n영역으로 전류가 흐르는 것이 차단되어 p형 클래드영역(8)아래 부분에만 반송자들이 집중된다.

제3a도 및 제3b도는 본 발명의 제2실시예를 나타낸 도면으로서, p형전극(6)의 양측에 2개의 n형전극을(7a, 7b)을 형성한 것이다.

전술한 제1실시예와 동일한 방법으로 제2의 n형전극(7a) 및 제3의 n형전극(7b)을 형성한다.

이와같이 구성된 광 스위치는 제4도와 같이 구성된다.

즉, 기판(1) 밑면의 제1의 n형전극(5)은 접지시키고 p형전극(6)에는 광 스위치 제어신호를 인가되도록하고 제2 및 제3의 n형전극(7a, 7b)에는 제어신호원(16)의 신호전압보다 큰(+) 직류전압을 걸어준다.

이러한 회로 구성을 하게되면 제3b도에 'XXXX'로 표시된 pn 접합면에 역바이어스 접합면에 역바이어스 전압이 걸리게 되고 이와같은 공핍층(9)은 p형 영역(8)에서 양측의 n형 영역으로 전류가 흐는 것을 차단할 뿐 아니라 p형 영역(8)에서 광도파로층(2)으로 직접 주입된 전류들도 양옆에 형성된 공핍층(9) 때문에 측방향으로 퍼지지 못하고 효과적으로 p형영역(8)아래 부분에만 집중되게 된다.

그러므로 낮은 동작 전류에서도 광도파로충층2)에서 높은 반송자(carrier)밀도를 얻을 수 있을 뿐 아니라 측방향으로의 반송자 밀도변화가 매우 급격하여 큰 굴절율 차를 얻을 수 있다.

제5도는 본 발명의 제3실시예를 나타낸 것으로, 전술한 제1및 제2실시예에서와는 달리 광도파로층(2)을 마루형태가 아닌 매립리브(burried rib)도파로 형태로 형성시킨다.

이상과 같은 본 발명의 제1 내지 제3실시예로서 InP계 반도체를 재질로 사용한 경우 설명하였지만, GaAs계 반도체를 재질로 사용하는 경우에는 n형기판(1)으로 n형 GaAs, 광도파로층(2)으로 p형 GaAs, n기판(1)으로 n형 GaAs, 광도파로층(2)으로 p형 GaAs, n형 클래드층(3)으로 GaAlAs, n형 캡층(4)으로 n형GaAs를 성장시키고 n형 GaAs 기판(1)과 p형 GaAs 광도파로층(2) 사이에 n형 GaAlAs 버퍼층이 삽입된다.

이상과 같은 본 발명에 따르면, 출력포트 간의 누화가 적고, 스위칭에 필요한 동작전류가 작으며, 광도파로사이의 교차각이 커지게 되므로 광 스위치칩의 크기를 줄일 수 있을 뿐만 아니라, 주입되는 전류량이 적으므로 스위칭 속도가 빨라지는 장점이 있다.

Claims (4)

1. 기판(1)위에 형성되는 p형 광도파로층(2)과, 이 광도파로층(2)상에 순차로 형성되는 클래드층(3) 및 캡층(4)과, 상기 기판(1)아래와 상기 캡층(4)상에 각각 형성되는 제1전극(5) 및 p형전극(6)으로 이루어진 반도체 광 스위치에 있어서, 상기 캡층(4)상에 형성된 상기 제2전극(6)의 일측에 형성되고 상기 제1전극(5)과 동일한 형의 제3전극(7a)을 구비한 것을 특징으로 하는 반도체 광 스위치장치.
2. 제1항에 있어서, 상기 제2전극(6)의 또다른 일측에 형성되고 상기 제1 및 제3전극(5, 7a)과 동일한 형의 제4전극(7b)을 부가적으로 구비한 것을 특징으로하는 반도체 광 스위치장치.
3. 제1항 또는 제2항에 있어서, 상기 광도파로층(2)은 마루(ridge)형태로 형성되는 것을 특징으로 하는 반도체 광 스위치장치.
4. 제2항에 있어서, 상기 광도파로층(2)은 매립형 리브광도파로인 것을 특징으로하는 반도체 광 스위치.