KR950008790Y1 - Apparatus for reproducing digital voice data using a computer - Google Patents
Apparatus for reproducing digital voice data using a computer Download PDFInfo
- Publication number
- KR950008790Y1 KR950008790Y1 KR2019900020618U KR900020618U KR950008790Y1 KR 950008790 Y1 KR950008790 Y1 KR 950008790Y1 KR 2019900020618 U KR2019900020618 U KR 2019900020618U KR 900020618 U KR900020618 U KR 900020618U KR 950008790 Y1 KR950008790 Y1 KR 950008790Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- voice data
- down counter
- computer
- processing unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Electric Clocks (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 본 고안의 음성 데이타 예시도.2 is a diagram illustrating voice data of the present invention.
제3도는 본 고안의 순서도3 is a flow chart of the present invention
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 프로그램 다운 카운터 2 : J/K플립플롭1: Program down counter 2: J / K flip flop
3 : 스피커 4 : 중앙처리장치3: speaker 4: central processing unit
5 : 앤드게이트 6 : 래치회로5: AND gate 6: latch circuit
본 고안은 기존의 컴퓨터를 사용하여 디지탈 음성신호를 재생시킬 수 있는 것에 관한 것으로서 특히 프로그램 다운 카운터에 내장된 타이머(TIMER) 기능을 이용하여 디지탈 음성 데이타(DATA)를 펄스폭 변조방식으로 재현하도록 하는 컴퓨터에 의한 디지탈 음성 데이타의 재생장치에 관한 것이다.The present invention relates to reproducing a digital voice signal using an existing computer. In particular, the digital voice data (DATA) can be reproduced in a pulse width modulation method using a timer (TIMER) function built in a program down counter. A device for reproducing digital audio data by a computer.
IMB 퍼스널 컴퓨터에는 3개의 16비트(BIT) 타이머가 있고 이중 1개가 펄스의 비율을 조정하여 스피커의 음색을 조절하고 있다.The IMB personal computer has three 16-bit timers, one of which adjusts the tone of the speaker by adjusting the pulse rate.
즉, 3개의 타이머 종류는 시스템 자체에 부착된 시계(RTC)기능을 갖는 것과 램(RAM)에 재생(REFRESH)기능을 부여하는 기능 또는 펄스의 비율을 조정하여 스피커를 구동하는 타이머가 있다.In other words, the three types of timers include a clock (RTC) function attached to the system itself, a function for giving a REREFHH function to RAM, or a timer for adjusting a ratio of pulses to drive a speaker.
여기에서 본 고안은 시계기능을 갖는 타이머가 없을 경우에 사용 가능한 타이머 즉 스피커 구동타이머만을 사용하여 프로그램 다운 카운터 회로에서 음성 데이타와 그 보수만큼의 데이타에 대해 두번 카운터하게 하고 이 신호에 의해 J/K플립플롭회로를 구동케하여 음성 데이타를 펄스폭 변조방식으로 재현한 후 스피커를 통해서 출력시킴으로서 디지탈 음성 데이타를 컴퓨터에 의해 재생할 수 있는 장치를 제공하는데 본 고안의 목적이 있는 것이다.In this case, the present invention uses only a timer that can be used when there is no clock function, that is, a speaker driving timer, so that the program down counter circuit counts twice for voice data and its reward data, and by this signal, J / K. It is an object of the present invention to provide a device capable of reproducing digital voice data by a computer by driving a flip-flop circuit to reproduce voice data in a pulse width modulation method and outputting the same through a speaker.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.
제1도에서와 같이 펄스비율을 조정하여 스피커(3) 음색을 조정하는 기능의 프로그램 다운 카운터(1)에는 상기 프로그램 다운 카운터(1)로부터 출력되는 펄스에 따라 상태 반전이 이루어지는 J/K플립플롭(2)과 래치회로(6)와 조합되어 중앙처리장치(4)에 인터럽트신호를 인가하는 앤드게이트(5)가 각각 접속되며 중앙처리장치(4)에는 앤드게이트(5)가 연결되어 인터럽트 발생시 중앙처리장치(4)의 출력신호에 의해 프로그램 다운 카운터(1)를 프리세트시킬 수 있도록 하는 한편 J/K플립플롭(2)의 출력단에는 스피커(3)를 접속하여서 된 컴퓨터에 의한 디지탈 음성 데이타 재생장치인 것이다.As shown in FIG. 1, the program down counter 1 having a function of adjusting the tone rate of the speaker 3 by adjusting the pulse ratio is a J / K flip-flop in which the state is reversed according to the pulse output from the program down counter 1. In combination with the latch circuit 6 and the end gate 5 for applying an interrupt signal to the central processing unit 4, the end gate 5 is connected to the central processing unit 4 to generate an interrupt. The program down counter 1 can be preset by the output signal of the central processing unit 4, while the digital audio data by a computer connected to the output terminal of the J / K flip-flop 2 by the speaker 3 is connected. It is a playback device.
상기와 같은 구성으로 이루어진 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention made of the configuration as described above are as follows.
먼저 중앙처리장치(4)는 음성 데이타의 사이사이에 앞선값의 보수를 끼워넣은 데이타를 생성하고, 중앙처리장치(4)로부터 음성재생 시점이 되면 이 데이타를 하나씩 프로그램 다운 카운터(1)에 프리셋트하고 카운트값이 "0"이 되면 인터럽트를 받아 다음 데이타를 이와 같이 처리한다.First, the central processing unit 4 generates data in which the preceding value complement is inserted between the audio data, and when the audio reproduction time comes from the central processing unit 4, the data is pre-stored in the program down counter 1 one by one. When set and the count value becomes "0", it receives an interrupt and processes the next data in this way.
즉 음성 데이타를 프로그램 다운 카운터(1)에서 계수하여 카운터의 완료되는 시점에서 펄스가 출력되고 J/K플립플롭(2)과 앤드게이트(5)의 일측단으로 동시에 인가된다.In other words, the voice data is counted by the program down counter 1, and a pulse is output at the time when the counter is completed and simultaneously applied to one end of the J / K flip-flop 2 and the AND gate 5.
이때 J/K플립플롭(2)의 출력은 상태 반전되어 스피커(3)를 구동하는 한편 앤드게이트(5)에서 래치회로(6)의 신호와 조합하여 인터럽트 신호를 중앙처리장치(4)에 보냄으로써 다음 데이타에 대해 같은 동작을 되풀이하게 된다.At this time, the output of the J / K flip-flop 2 is inverted to drive the speaker 3 while sending an interrupt signal to the central processing unit 4 in combination with the signal of the latch circuit 6 at the AND gate 5. This will repeat the same operation for the next data.
이에 따라 결과적으로 J/K플립플롭의 출력은 음성 데이타가 펄스폭 변조된 형태로 나타나게 된다.As a result, the output of the J / K flip-flop appears in the form of pulse width modulated voice data.
따라서 중앙처리장치(4)는 인터럽트신호를 받을때마다 프로그램 다운 카운터(1)를 프리세트시켜 카운터 내용을 변화함과 동시에 J/K플립플롭(2) 출력신호로서 음성 데이타를 펄스폭변호(PWM)방식으로 재현할 수 있는 것이다.Therefore, the central processing unit 4 presets the program down counter 1 each time it receives an interrupt signal to change the contents of the counter, and simultaneously converts the audio data as a J / K flip-flop 2 output signal to pulse width modulation (PWM). It can be reproduced in the same way.
가령 예를 들어 프로그램 다운 카운터(1)에 저장한 데이타는 제2도에서 도시된 바와 같이 음성클럭데이타가 140, 199, 100……이고 백분율이 200일 경우를 가정하면 클럭데이타의 보수는 각각 60, 1, 100……이 된다.For example, the data stored in the program down counter 1 may have voice clock data of 140, 199, 100... As shown in FIG. … And the percentage is 200, the complement of clock data is 60, 1, 100, respectively. … Becomes
(a도)(a degree)
따라서 중앙처리장치(4)의 음성 출력 명령이 내려지면 프로그램 다운 카운터(1)에서 계수한 클럭데이타가 140일때 앤드게이트(5)에 의해 중앙처리장치(4)에서 프로그램 다운 카운터(1)를 프리세트시켜 클럭데이타 140에 대한 보수, 즉 60을 다시 카운터하고 계수 완료되면 프로그램 다운 카운터(1)를 프리세트시키게 된다.Therefore, when the voice output command of the central processing unit 4 is issued, when the clock data counted by the program down counter 1 is 140, the AND gate 5 frees the program down counter 1 by the AND gate 5. By setting it, the complement for the clock data 140, i.e., 60 is countered again and when the counting is completed, the program down counter 1 is preset.
이러한 상태의 반복으로 클럭데이타의 보수를 계수할 때마다 프로그램 다운 카운터(1)는 펄스를 출력하며 (b도) 상기 신호에 의해 J/K플립플롭(2) 출력을 변화시킨다.Each time the reward of the clock data is counted by repetition of this state, the program down counter 1 outputs a pulse (b degree) and changes the J / K flip-flop 2 output by the signal.
즉, J/K플립플롭(2)은 음성데이타일 때는 "하이", 계수된 데이타가 보수일 경우에는 "로우"신호를 출력됨으로서 (c도) 결국 펄스폭변조되어 스피커(3)를 통해 음성이 재생되는 것이다.That is, the J / K flip-flop 2 outputs a "high" signal for voice data and a "low" signal if the counted data is a complement (c degree). This is to be played.
이상에서 상술한 바와 같이 작용하는 본 고안은 프로그램 다운 카운터(1)에 내장된 타이머기능을 이용하되 디지탈 음성데이타를 펄스폭 변조방식으로 재현토록 하는 컴퓨터에 의한 디지탈 음성 데이타 재생장치를 제공하여 컴퓨터로서보다 안정된 음성을 재현할 수 있는 유용한 고안인 것이다.The present invention, which operates as described above, utilizes a timer function built in the program down counter 1, but provides a digital voice data reproducing apparatus by a computer which reproduces the digital voice data in a pulse width modulation method. It is a useful design that can reproduce a more stable voice.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900020618U KR950008790Y1 (en) | 1990-12-22 | 1990-12-22 | Apparatus for reproducing digital voice data using a computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900020618U KR950008790Y1 (en) | 1990-12-22 | 1990-12-22 | Apparatus for reproducing digital voice data using a computer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920013151U KR920013151U (en) | 1992-07-27 |
KR950008790Y1 true KR950008790Y1 (en) | 1995-10-14 |
Family
ID=19307542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900020618U KR950008790Y1 (en) | 1990-12-22 | 1990-12-22 | Apparatus for reproducing digital voice data using a computer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950008790Y1 (en) |
-
1990
- 1990-12-22 KR KR2019900020618U patent/KR950008790Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920013151U (en) | 1992-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880004662A (en) | Pulse code modulated signal regeneration device | |
IE45458B1 (en) | Miller-encoded message decoder | |
NO890781L (en) | WAVE FORM ENCODES / DISCOVER. | |
KR950008790Y1 (en) | Apparatus for reproducing digital voice data using a computer | |
KR900018980A (en) | Digital signal playback device | |
US4370747A (en) | Data transmission | |
JPH02501526A (en) | Data bit detector for fiber optic systems | |
US4558457A (en) | Counter circuit having improved output response | |
KR840001041Y1 (en) | Control circuit for sound and characters signal | |
JPS6361812B2 (en) | ||
GB1482798A (en) | Dc signal receiving circuits | |
KR920001998B1 (en) | E.f.m. signal recording and playing back circuit of optical recording and playing back device | |
JPH09205349A (en) | Pulse width selection signal output device | |
KR880002120B1 (en) | Compact disc player | |
KR910020657A (en) | Automatic track locking status check circuit | |
JPS6160623B2 (en) | ||
KR910008256Y1 (en) | Circuit for removing glitch using cmi type data transfer | |
JPS6080393A (en) | Codec circuit | |
KR900007167B1 (en) | Multiplexer control pulse generating circuit for the correction circuit of time axis | |
KR900008272Y1 (en) | The coding and decoding circuitry of ppm data | |
KR870002564Y1 (en) | Clock generating circuit | |
JP2679471B2 (en) | Clock switching circuit | |
KR870000718Y1 (en) | Manchester code decoder | |
JPH03131124A (en) | Audio reproducing circuit | |
JPH0385012A (en) | Pulse generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19990930 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |