KR950006355B1 - Synchronizing signal processing unit for composite image system - Google Patents

Synchronizing signal processing unit for composite image system Download PDF

Info

Publication number
KR950006355B1
KR950006355B1 KR1019910023342A KR910023342A KR950006355B1 KR 950006355 B1 KR950006355 B1 KR 950006355B1 KR 1019910023342 A KR1019910023342 A KR 1019910023342A KR 910023342 A KR910023342 A KR 910023342A KR 950006355 B1 KR950006355 B1 KR 950006355B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
frequency
constant voltage
output
Prior art date
Application number
KR1019910023342A
Other languages
Korean (ko)
Other versions
KR930015666A (en
Inventor
이문기
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019910023342A priority Critical patent/KR950006355B1/en
Publication of KR930015666A publication Critical patent/KR930015666A/en
Application granted granted Critical
Publication of KR950006355B1 publication Critical patent/KR950006355B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

The system prevents the synchronization of the image processing system caused by external noise. The system comprises: a frequency detection circuitry outputting the voltage generating control; a reference constant voltage circuit supplying the regulating voltage to an auto frequency tuning circuit; an image pattern generation circuitry responding with the regulated voltage.

Description

영상처리 시스템에서의 동기신호 처리장치Synchronous signal processing device in image processing system

제1도는 종래의 동기신호처리장치의 블럭 다이어그램.1 is a block diagram of a conventional synchronization signal processing apparatus.

제2도는 본 발명에 따른 동기신호처리장치의 블럭 다이어그램이다.2 is a block diagram of a synchronization signal processing apparatus according to the present invention.

본 발명은 영성처리시스템에 이용되는 동기신호처리장치에 관한 것으로, 특히 동기신호의 주파수를 안정하게 함과 동시에 복합영상신호와 입력이 없을때 발생되는 백색잡음을 제거하도록 하는 동기신호처리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronization signal processing apparatus for use in a spiritual processing system, and more particularly, to a synchronization signal processing apparatus for stabilizing a frequency of a synchronization signal and removing white noise generated when there is no composite video signal and an input. will be.

칼라 텔레비젼이나 모니터등의 영상처리시스템에서 칼라신호 및 휘도신호로 구성된 복합영상신호를 처리하기 위하여 동기신호를 사용한다.In an image processing system such as a color television or a monitor, a synchronization signal is used to process a composite video signal composed of a color signal and a luminance signal.

제1도는 종래의 동기신호처리장치의 구성을 나타낸 것이다. 제1도를 참조하면, 종래의 동기신호처리장치는, 입력되는 복합영상신호로부터 동기신호를 분리하는 동기분회로(1)와, 상기 분리된 동기신호의 입력에 응답하여 주파수 제어신호를 발생하는 자동주파수조정(Automatic Frequency Control)(이하 AFC'')회로(2) 및 상기 AFC(2)로부터 출력되는 주파수 제어신호에 따른 주파수를 발진하여 출력하는 발진회로(3)로 구성된다. 상기 발진회로(3)로부터 신호는 복합영상신호의 동기신호에 동기된 의사동기신호이다.1 shows the structure of a conventional synchronization signal processing apparatus. Referring to FIG. 1, a conventional synchronization signal processing apparatus includes a synchronization divider 1 for separating a synchronization signal from an input composite video signal and a frequency control signal in response to an input of the separated synchronization signal. Automatic Frequency Control (hereinafter referred to as AFC ") circuit 2 and an oscillation circuit 3 for oscillating and outputting a frequency in accordance with the frequency control signal output from the AFC 2. The signal from the oscillator circuit 3 is a pseudo synchronous signal synchronized with the synchronous signal of the composite video signal.

상기 동기분리회로(1)에서 분리된 동기신호는 AFC회로(2)내에서 발진회로(3)로부터 만들어지는 발진주파수와 비교된다. 상기 동기신호와 발진신호와의 주파수 비교결과에 의해 발생되는 주파수 차이분에 대한 전압이 상기 AFC회로(2)로부터 발진회로(3)에 공급된다. 상기 발진회로(3)는 상기 AFC회로(2)로부터 출력되는 전압에 대응된 주파수를 발진하여 영상처리시스템을 동기시킨다.The synchronous signal separated by the synchronous separation circuit 1 is compared with the oscillation frequency produced from the oscillation circuit 3 in the AFC circuit 2. The voltage for the frequency difference generated by the frequency comparison result between the synchronization signal and the oscillation signal is supplied from the AFC circuit 2 to the oscillation circuit 3. The oscillation circuit 3 oscillates a frequency corresponding to the voltage output from the AFC circuit 2 to synchronize the image processing system.

그러나, 상기 제1도와 같은 종래의 동기신호처리장치는 복합영상신호가 입력되지 않을 때 하기와 같은 문제를 야기시킨다. 복합영상신호가 입력되지 않을 경우에 발진회로(3)는 프리런닝(free-running)상태에 있다. 즉, 복합영상신호가 동기신호처리장치(1)에 인가되지 않은 경우 상기 발진회로(3)는 동기신호와는 무관한 신호를 발진하는 상태로 동작된다. 상기와 같은 프리런닝 상태에서 외부로부터 펄스잡음이 입력되어 유효한 신호로 오인하게 되면, 상기 AFC회로(2)가 동작하여 상기 프리런닝 상태에서 동기상태로 변환되어 시스템이 오동작을 하게 된다. 따라서, 임펄스 성잡음이 유입되면, 제1도와 같은 동기신호 처리장치를 이용하는 영상처리시스템에서 백색잡음이 발생된다. 더우기, 상기 입력되는 펄스성 잡음의 주파수가 극히 높거나 낮은 경우에 동기상태로 변환되면, 시스템의 수명은 물론 부품의 파괴를 일으킬 수가 있다.However, the conventional synchronization signal processing apparatus as shown in FIG. 1 causes the following problems when a composite video signal is not input. When the composite video signal is not input, the oscillation circuit 3 is in a free-running state. That is, when the composite video signal is not applied to the synchronization signal processing apparatus 1, the oscillation circuit 3 operates in a state of oscillating a signal that is not related to the synchronization signal. When the pulse noise is input from the outside in the free running state and is mistaken as a valid signal, the AFC circuit 2 operates and is converted into the synchronous state in the free running state, causing the system to malfunction. Therefore, when the impulsive noise is introduced, white noise is generated in the image processing system using the synchronization signal processing apparatus as shown in FIG. Furthermore, if the frequency of the input pulsed noise is extremely high or low, it is converted into a synchronous state, which can cause not only the life of the system but also the destruction of parts.

따라서, 본 발명의 목적은 복합영상신호가 입력되지 않는 경우에 외부의 잡음성펄스로 인하여 원하지 않게 동기 상태로 되는 것을 방지하는 동기신호처리장치를 제공함에 있다.Accordingly, it is an object of the present invention to provide a synchronization signal processing apparatus which prevents an unwanted synchronization due to external noise pulses when a composite video signal is not input.

본 발명의 다른 목적은 복합영상신호가 입력되지 않을때 특정한 영상패턴을 출력하는 동기신호처리장치를 제공함에 있다.Another object of the present invention is to provide a synchronization signal processing apparatus for outputting a specific image pattern when a composite image signal is not input.

상기 본 발명의 목적을 달성하기 위한 동기신호처리시스템은, 동기분리회로와 AFC회로 및 상기 AFC회로의 출력에 의한 주파수를 발진하는 발진회로를 구비한 영상처리시스템의 동기신호처리장치에 있어서, 상기 동기분리신호로부터 출력되는 동기신호의 주파수를 감지하는 주파수감지회로와, 상기 주파수 감지회로의 출력에 따라 소정 레벨의 전압을 상기 자동주파수 조정회로로 공급하는 기준 정전압회로와, 상기 기준 정전압회로에 의하여 제어되고 상기 발진회로의 발진신호에 따라 소정의 영상 패턴 신호를 출력하는 패턴발생회로를 구비함을 특징으로 한다.The synchronization signal processing system for achieving the object of the present invention is a synchronization signal processing apparatus of an image processing system having a synchronization separation circuit, an AFC circuit and an oscillation circuit oscillating a frequency by an output of the AFC circuit. A frequency sensing circuit for sensing the frequency of the synchronization signal output from the synchronization separating signal, a reference constant voltage circuit for supplying a voltage of a predetermined level to the automatic frequency adjusting circuit in accordance with the output of the frequency sensing circuit, and the reference constant voltage circuit. And a pattern generating circuit which is controlled and outputs a predetermined image pattern signal according to the oscillating signal of the oscillating circuit.

이하 본 발명을 따른 바람직한 실시예의 동작을 첨부한 제2도를 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying Figure 2 the operation of the preferred embodiment according to the present invention will be described in detail.

제2도를 참조하면, 본 발명의 동기보호장치는, 동기분리회로(10), AFC회로(20) 및 발진회로(30)들 이외에 점선블럭(100)내의 주파수감지회로(110), 기준 정전압회로(120) 및 패턴발생회로(130)를 더 구비하고 있다.2, the synchronous protection device of the present invention, in addition to the synchronous separation circuit 10, the AFC circuit 20 and the oscillation circuit 30, the frequency sensing circuit 110 in the dotted block 100, the reference constant voltage The circuit 120 and the pattern generating circuit 130 are further provided.

상기 주파수 감지회로(110)은 상기 동기분리회로(10)의 출력단자에 접속되어 있으며, 그로 부터 출력되는 신호의 출력 주파수를 감지하며 미리 설정된 주파수의 범위를 벗어나게되면 전압발생제어신호를 출력한다. 예를들면, 상기 동기분리회로(10)로부터 출력되는 신호의 주파수가 "15.75KHz±500Hz"(여기서 15.75KHz는 NTCS의 수평 동기 주파수임)의 범위를 벗어나면 기준 정전압회로(120)를 구동시킨다. 만약, 동기분리회로(10)로부터 출력되는 신호의 주파수가 상기 설정범위 내로 입력되면 정상적인 동기신호임으로 상기 주파수 감지회로(110)로부터는 기준 정전압회로를 구동하기 위한 제어신호가 발생되지 않는다.The frequency sensing circuit 110 is connected to an output terminal of the synchronous separation circuit 10, and detects an output frequency of a signal output therefrom and outputs a voltage generation control signal when it is out of a preset frequency range. For example, when the frequency of the signal output from the synchronous separation circuit 10 is out of the range of "15.75KHz ± 500Hz" (where 15.75KHz is the horizontal sync frequency of NTCS), the reference constant voltage circuit 120 is driven. . If the frequency of the signal output from the synchronous separation circuit 10 is input within the setting range, the control signal for driving the reference constant voltage circuit is not generated from the frequency sensing circuit 110 because it is a normal synchronous signal.

한편, 상기 기준 정전압회로(12)는 동기신호가 입력될 때에는 기준값으로 설정된 정전압을 출력하지 않으며, 동기신호가 없는 경우 상기 주파수 감지회로(110)의 구동에 의해 미리 설정된 정전압을 출력단자에 접속된 AFC회로(20) 및 패턴발생회로(130)로 공급한다. 상기 기준 정전압회로(120)에 설정된 전압은 동기신호의 레벨에 대응하여 설정된 것이며, 이는 AFC회로(20)가 정상적으로 동작되도록하는 제어전압이다. 이러한 과정은 복합영상신호의 입력이 없는 경우에, 외부의 펄스성잡음이 동기신호로 오인되지 못하도록 하기 위한 것임을 알아두기 바란다.On the other hand, the reference constant voltage circuit 12 does not output a constant voltage set as a reference value when a synchronization signal is input, and when there is no synchronization signal, the reference constant voltage circuit 12 is connected to an output terminal with a predetermined constant voltage driven by the frequency sensing circuit 110. Supply to the AFC circuit 20 and the pattern generating circuit 130. The voltage set in the reference constant voltage circuit 120 is set corresponding to the level of the synchronous signal, which is a control voltage for allowing the AFC circuit 20 to operate normally. Note that this process is for preventing external pulse noise from being mistaken as a synchronization signal when there is no input of a composite video signal.

따라서, 상기 동기분리회로(10)로부터 동기신호가 출력되면, 점선블럭(100)내의 회로들은 동작되지 않는다. 이때, 동기분리회로(10), AFC회로(20), 발진회로(30)들의 동작은 전술한 제1도와 같이 동작된다.Therefore, when the synchronization signal is output from the synchronization separation circuit 10, the circuits in the dotted block 100 are not operated. At this time, the operation of the synchronous separation circuit 10, the AFC circuit 20, the oscillation circuit 30 is operated as shown in the first diagram described above.

그러나, 복합영상신호가 입력되지 않는 경우에는 전술한 바와 같이 기준 정전압회로(120)로부터 정전압이 출력된다. 이때, 상기 기준 정전압회로(120)로부터 출력되는 정전압을 입력하는 AFC회로(20)는 상기 정전압의 입력에 응답하여 발진회로(30)로부터의 신호를 주파수 제어하여 상기 발진회로(30)로부터 발진되는 주파수 신호를 안정화시킨다.However, when the composite video signal is not input, the constant voltage is output from the reference constant voltage circuit 120 as described above. At this time, the AFC circuit 20 for inputting the constant voltage output from the reference constant voltage circuit 120 is oscillated from the oscillation circuit 30 by frequency control of the signal from the oscillation circuit 30 in response to the input of the constant voltage. Stabilize the frequency signal.

또한, 패턴발생회로(130)는 상기 기준 정전압회로(120)로부터 출력되는 정전압의 입력에 의해 동작되며, 상기 발진회로(30)로부터 출력되는 발진주파수에 동기된 영상패턴을 발생한다. 이러한 영상패턴을 발생하는 패턴발생기는 범용적으로 사용하는 것을 그대로 이용할 수도 있다. 상기 패턴발생회로(130)로부터 발생된 영상패턴은 영상증폭기(40)에 의해 소정의 레벨로 증폭된 후 씨알티(CTR)로 공급됨으로써 영상패턴이 화면으로 표시된다. 따라서, 복합영상신호가 입력되지 않은 경우에는 상기 패턴발생회로(130)에서 설정된 패턴이 화면에 나타나므로, 잡음등에 의한 백색잡음이 제거되어 시각적인 불편을 줄이고 원하는 대로 화면조정이 가능함을 알 수 있다.In addition, the pattern generation circuit 130 is operated by the input of the constant voltage output from the reference constant voltage circuit 120, and generates an image pattern synchronized with the oscillation frequency output from the oscillation circuit 30. The pattern generator for generating such an image pattern may be used as it is. The image pattern generated from the pattern generation circuit 130 is amplified to a predetermined level by the image amplifier 40 and then supplied to the CTI so that the image pattern is displayed on the screen. Therefore, when the composite video signal is not input, the pattern set by the pattern generation circuit 130 is displayed on the screen, so that the white noise due to noise is removed, thereby reducing visual inconvenience and adjusting the screen as desired. .

상술한 바와 같이, 본 발명은 복합영상신호의 입력이 없는 경우에 외부의 펄스성잡음으로 인한 원하지 않는 동기상태유발을 방지하는 효과가 있다. 또한, 본 발명은 복합영상신호의 입력이 없는 경우에도 영상신호를 대체할 수 있기 때문에, 백색 잡음을 제거할 수 있고 영상신호를 이용하여 화면 조정을 용이하게 하는 이점이 있다.As described above, the present invention has an effect of preventing unwanted synchronism caused by external pulse noise when there is no input of a composite video signal. In addition, since the present invention can replace the video signal even when there is no input of the composite video signal, there is an advantage that white noise can be removed and the screen can be easily adjusted using the video signal.

Claims (1)

복합영상신호로부터 동기신호를 분리하는 동기분리회로와 소정의 주파수를 발진하는 발진회로 및 상기 발진주파수와 제어전압을 입력하여 상기 발진회로의 출력을 제어하는 자동주파수조정회로를 구비한 영상처리시스템의 동기신호처리장치에 있어서, 상기 동기분리회로의 출력단자에 접속되어 수평동기신호의 입력이 없을때 응답하여 전압발생제어신호를 출력하는 주파수감지회로와, 상기 주파수감지회로로부터 출력되는 전압발생제어신호에 응답하여 일정한 레벨의 정전압을 상기 자동주파수조정회로에 공급하는 기준 정전압회로와, 상기 기준 정전압회로로부터 출력되는 정전압의 입력에 응답하여 동작되며, 상기 발진회로로부터 출력되는 발진신호에 동기하여 영상패턴을 출력하는 패턴발생회로로 구성함을 특징으로 하는 영상처리시스템의 동기신호처리장치.An image processing system comprising a synchronization separation circuit for separating a synchronization signal from a composite video signal, an oscillation circuit for oscillating a predetermined frequency, and an automatic frequency adjustment circuit for inputting the oscillation frequency and a control voltage to control the output of the oscillation circuit. A synchronous signal processing apparatus comprising: a frequency sensing circuit connected to an output terminal of said synchronous separating circuit and outputting a voltage generating control signal in response to no input of a horizontal synchronizing signal; and a voltage generating control signal output from said frequency sensing circuit. In response to the reference constant voltage circuit for supplying a constant voltage of a constant level to the automatic frequency adjustment circuit, and operates in response to the input of the constant voltage output from the reference constant voltage circuit, the image pattern in synchronization with the oscillation signal output from the oscillation circuit An image processing system comprising a pattern generating circuit for outputting A synchronization signal processing unit.
KR1019910023342A 1991-12-18 1991-12-18 Synchronizing signal processing unit for composite image system KR950006355B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023342A KR950006355B1 (en) 1991-12-18 1991-12-18 Synchronizing signal processing unit for composite image system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023342A KR950006355B1 (en) 1991-12-18 1991-12-18 Synchronizing signal processing unit for composite image system

Publications (2)

Publication Number Publication Date
KR930015666A KR930015666A (en) 1993-07-24
KR950006355B1 true KR950006355B1 (en) 1995-06-14

Family

ID=19325116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023342A KR950006355B1 (en) 1991-12-18 1991-12-18 Synchronizing signal processing unit for composite image system

Country Status (1)

Country Link
KR (1) KR950006355B1 (en)

Also Published As

Publication number Publication date
KR930015666A (en) 1993-07-24

Similar Documents

Publication Publication Date Title
KR960011562B1 (en) Auto sync. polarity control circuit
KR930001712A (en) Synchronous and Phase Detector Disable Circuit for Television Receivers
KR950006355B1 (en) Synchronizing signal processing unit for composite image system
KR100228329B1 (en) Horizontal synchronizing apparatus
US5303048A (en) Circuit for synchronizing an on-screen display (OSD) on a picture screen
US5627596A (en) Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present
MY115925A (en) Phase lock loop with selectable response
KR200148510Y1 (en) Apparatus for displaying with oneself clamp pulse generation circuit
KR0114257Y1 (en) The signal processing circuit of osd
KR200246536Y1 (en) Phase-synchronous loop circuit using voltage controlled oscillation inhibit signal
KR930010368B1 (en) Sync-singnal processing apparatus including test-signal circuit
JP2558662B2 (en) Horizontal oscillation frequency stabilization circuit
KR0122115B1 (en) Synchronizing signal
KR930015670A (en) Horizontal Blanking Signal Generator for Multiple Scan Rate Operation
JP3441128B2 (en) TV Camera Synchronizer
KR0123823B1 (en) Misoperation prevention circuit of pll circuit
KR940004955Y1 (en) Apparatus for stabilizing osd characters
KR970031809A (en) Image display device and method for synchronizing clock signal with horizontal frequency of input signal
JPH02205180A (en) Screen display circuit
KR960003443B1 (en) Letter display apparatus
KR0181039B1 (en) Apparatus for controlling superimposition of vcr
KR970000759B1 (en) Automatic circuit for controlling aspect ratio of a screen
KR930005604B1 (en) Horizontal synchronizing signal coincidence circuit
KR930007502Y1 (en) Horizontal-sync signal generating apparatus of camcoder
KR20050051492A (en) Apparatus for conversing sync signal in black and white camera line-lock

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee