KR200148510Y1 - Apparatus for displaying with oneself clamp pulse generation circuit - Google Patents
Apparatus for displaying with oneself clamp pulse generation circuit Download PDFInfo
- Publication number
- KR200148510Y1 KR200148510Y1 KR2019960031209U KR19960031209U KR200148510Y1 KR 200148510 Y1 KR200148510 Y1 KR 200148510Y1 KR 2019960031209 U KR2019960031209 U KR 2019960031209U KR 19960031209 U KR19960031209 U KR 19960031209U KR 200148510 Y1 KR200148510 Y1 KR 200148510Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- clamp pulse
- vertical synchronization
- input
- display device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 고안은 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치에 관한 것으로, 외부로부터 수평/수직 동기가 입력되지 않으면 클램프 펄스를 발생시킬 수 없고 비디오 신호를 출력할 수 없는 디스플레이 장치에 있어서, 수평/수직 동기가 입력되지 않을 때 수평/수직 동기를 자체적으로 발생시키는 마이크로컴퓨터와, 수평/수직 동기의 입력 유무에 따라 클램프 펄스 발생을 제어하는 제어회로를 갖는 디스플레이 장치를 제공함으로써, 수평/수직 동기가 입력되지 않는 생산라인에서도 자체적으로 클램프 펄스를 발생시키고, 비디오 프리앰프 소자를 제어하여 인위적인 신호원 어댑터 없이도 비디오 화면을 출력할 수 있어서 생산비 절감 및 생산공정을 단순화시킬 수 있는 효과를 얻을 수 있다.The present invention relates to a display device having a self-clamp pulse generating circuit. In a display device in which a clamp pulse cannot be generated and a video signal cannot be output unless a horizontal / vertical sync is input from the outside, the horizontal / vertical sync is By providing a display device having a microcomputer which generates the horizontal / vertical synchronization by itself when it is not input, and a control circuit which controls the generation of the clamp pulse in accordance with the presence / absence of the horizontal / vertical synchronization, The production line can also generate clamp pulses on its own and control the video preamplifier device to output video screens without the need for an artificial signal source adapter, thereby reducing production costs and simplifying the production process.
Description
본 고안은 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치에 관한 것으로, 보다 상세하게는 외부로부터 수평/수직 동기 입력이 없을 때, 마이크로컴퓨터에서 자체의 수평/수직 동기를 출력하고 이 수평 동기에 따라 클램프 펼스를 발생시킴으로써, 외부 신호원 어댑터를 사용하지 않고도 비디오 신호를 출력할 수 있도록 한 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치에 관한 것이다.The present invention relates to a display device having a self-clamp pulse generating circuit. More specifically, when there is no horizontal / vertical sync input from the outside, the microcomputer outputs its horizontal / vertical sync and clamps the clamp according to the horizontal sync. The present invention relates to a display device having its own clamp pulse generation circuit which enables to output a video signal without using an external signal source adapter.
일반적으로, 칼라 모니터에서는 OSD(On Screen Display) 기능을 갖는 경우가 많이 있다.In general, color monitors often have an On Screen Display (OSD) function.
이런 모니터에서는 비디오 신호와 OSD 신호를 처리해 주는 비디오 프리앰프 소자를 사용하는 데, 이렇게 비디오 신호와 OSD 신호를 함께 처리하는 소자들 중에는 LM1282 등과 같이 클램프 펄스의 유무에 의해 비디오 프리앰프 소자의 신호 출력 여부가 결정되는 소자들이 있다.These monitors use video preamplifiers that process video and OSD signals. Among the devices that process both video and OSD signals, whether the video preamplifier outputs the signal due to the presence of clamp pulses, such as the LM1282. There are elements in which is determined.
상기와 같은 소자는 외부 신호원으로부터 입력된 수평 동기에 따라 마이크로컴퓨터에서 클램프 펄스를 발생시키고, 발생된 클램프 펄스를 이용해 비디오 프리앰프 소자는 비디오 신호와 OSD 신호를 제어하게 된다.The device generates a clamp pulse in the microcomputer according to the horizontal synchronization input from an external signal source, and the video preamplifier device controls the video signal and the OSD signal by using the generated clamp pulse.
일반적인 종래의 수평/수직 동기에 따른 비디오 신호 제어회로는 도 1에 도시된 바와 같이, 외부 신호원으로부터 수평동기와 수직동기가 인가되면, 수평/수직 동기를 제어하는 마이크로컴퓨터(10)는 인가된 수평동기에 따라 클램프 펄스를 발생시킨다.In general, the conventional video signal control circuit according to horizontal / vertical synchronization is shown in FIG. Generates clamp pulses according to horizontal synchronization.
이 클램프 펄스를 입력받아 비디오 신호 처리부(11)는 비디오 신호와 OSD 신호를 제어하게 된다.The video signal processor 11 controls the video signal and the OSD signal by receiving the clamp pulse.
그러나 만일 외부 신호원에서 수평/수직 동기를 인가하지 않는다면 수평/수직 동기를 제어하는 마이크로컴퓨터(10)는 클램프 펄스를 발생시킬 수 없고, 비디오 신호 처리부(11)는 비디오 신호를 출력할 수 없다.However, if the horizontal / vertical synchronization is not applied from the external signal source, the microcomputer 10 that controls the horizontal / vertical synchronization cannot generate the clamp pulse, and the video signal processing unit 11 cannot output the video signal.
즉 종래의 비디오 신호 제어회로는 수평/수직 동기가 없을 때에도 비디오 프리앰프 소자를 제어하여 비디오 신호 출력을 내보낼 필요가 있는 경우에는 문제점이 발생된다.That is, the conventional video signal control circuit has a problem when it is necessary to control the video preamplifier device and output the video signal output even when there is no horizontal / vertical synchronization.
생산 라인에서 모니터를 화상조정하기 전에 에이징(AGING)시키거나 핫-버닝(HOT-BURNING) 시키는 과정에서는 외부 신호원으로부터 수평/수직 동기가 발생되지 않고, 이때 비디오 화면을 출력하기 위해서는 인위적인 외부 신호원 어댑터를 사용하여야만 한다.In the process of aging or hot-burning the monitor before adjusting the monitor in the production line, there is no horizontal / vertical synchronization from an external signal source. You must use an adapter.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 고안의 목적은 외부 신호원으로부터 수평/수직 동기가 입력되지 않을 경우, 마이크로컴퓨터에서 자체의 수평/수직 동기를 발생시키고 이 수평 동기에 따라 클램프 펄스를 발생시킴으로써 외부 신호원 어댑터를 사용하지 않고도 비디오 신호와 OSD 신호를 처리할 수 있도록 한 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치를 제공함에 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to generate its own horizontal / vertical synchronization in a microcomputer when no horizontal / vertical synchronization is input from an external signal source, Accordingly, the present invention provides a display device having a self-clamping pulse generating circuit capable of processing a video signal and an OSD signal without using an external signal source adapter by generating a clamp pulse.
도 1 은 종래의 수평 / 수직 동기에 따른 비디오 신호 제어회로의 개략적인 블럭도,1 is a schematic block diagram of a video signal control circuit according to a conventional horizontal / vertical synchronization;
도 2 는 본 고안이 적용된 클램프 펄스 발생회로를 갖는 비디오 신호 제어회로의 개략적인 블럭도,2 is a schematic block diagram of a video signal control circuit having a clamp pulse generation circuit to which the present invention is applied;
도 3 은 본 고안이 적용된 클램프 펄스 발생회로를 갖는 비디오 신호 제어회로의 상세도이다.3 is a detailed view of a video signal control circuit having a clamp pulse generation circuit to which the present invention is applied.
* 도면의 주요부분에 사용된 부호의 설명 *Explanation of symbols used in the main part of the drawing
10 : 마이크로컴퓨터10: microcomputer
11 : 비디오 신호 처리부11: video signal processor
20 : 수평/수직 동기 유무에 따른 클램프 펄스 제어회로20: Clamp pulse control circuit with or without horizontal / vertical synchronization
R1,R2,R3 : 저항R1, R2, R3: resistor
T1,T2 : 트랜지스터T1, T2: Transistor
상기와 같은 목적을 달성하기 위한 본 고안의 특징은,Features of the present invention for achieving the above object,
수평/수직 동기의 입력 유무에 따라 클램프 펄스를 제어하는 디스플레이 장치에 있어서,In the display device for controlling the clamp pulse in accordance with the presence or absence of the horizontal / vertical synchronization,
수평/수직 동기가 입력되지 않았을 때 수평/수직 동기를 자체적으로 발생시키는 동기신호 발생수단과,Synchronization signal generating means for generating horizontal / vertical synchronization by itself when the horizontal / vertical synchronization is not input;
수평/수직 동기의 입력 유무에 따라 클램프 펄스 발생을 제어하는 제어회로로 구성되는 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치에 있다.There is a display device having a self-clamp pulse generating circuit composed of a control circuit for controlling the generation of the clamp pulse in accordance with the presence or absence of horizontal / vertical synchronization.
상기 동기신호 발생수단은 외부 신호원으로부터 수평/수직 동기가 입력되지 않았을 때 스위치를 연속적으로 턴온/턴오프 시킴으로써 자체적으로 수평/수직 동기를 발생시키는 마이크로컴퓨터이고, 클램프 펄스 발생을 제어하는 제어회로는 스위칭 기능을 하는 두 개의 트랜지스터로 구성되어 있어서 수평/수직 동기의 입력 유무에 따라 스위칭 기능을 이용하여 클램프 펄스를 발생시킨다.The synchronizing signal generating means is a microcomputer which generates its own horizontal / vertical synchronism by continuously turning on / off the switch when the horizontal / vertical synchronism is not input from an external signal source. It is composed of two transistors that perform the switching function, and generates the clamp pulse by using the switching function depending on the presence of horizontal / vertical synchronization.
이하, 본 고안에 의한 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a display device having a self clamp pulse generation circuit according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 고안에 의한 클램프 펄스 발생회로를 갖는 비디오 신호 제어회로에 대한 개략적인 블록도로서, 도 1의 종래의 수평/수직 동기에 따른 비디오 신호 제어회로와 비교해 보면 수평/수직 동기 유무에 따른 클램프 펄스 제어회로(20)가 추가된 것을 알 수 있다.FIG. 2 is a schematic block diagram of a video signal control circuit having a clamp pulse generation circuit according to the present invention, compared with the conventional video signal control circuit according to the conventional horizontal / vertical synchronization of FIG. It can be seen that the clamp pulse control circuit 20 has been added.
도 3은 본 고안에 의한 클램프 펄스 발생회로를 갖는 비디오 신호 제어회로에 대한 상세도로서, 도 2에 나타나 있는 수평/수직 동기 유무에 따른 클럼프 펄스 제어회로 부분(20)이 상세하게 도시되어 있다.FIG. 3 is a detailed view of a video signal control circuit having a clamp pulse generation circuit according to the present invention, in which the clump pulse control circuit portion 20 with or without horizontal / vertical synchronization shown in FIG. 2 is shown in detail.
도 3을 보면 수평/수직 동기 유무에 따른 클램프 펄스 제어회로는 두 개의 트랜지스터(T1,T2)에 의해 구현되는 데, 트랜지스터(T1)의 베이스단은 마이크로컴퓨터의 수평 동기 출력단자에 접속되어 있고, 이미터단은 또 다른 트랜지스터(T2)의 콜렉터단에 접속되어 있고, 콜렉터단은 마이크로컴퓨터의 클램프 펄스 출력단자와 비디오 신호 처리부(11)의 클램프 펄스 입력단자에 접속되어 있으며, 트랜지스터(T2)의 베이스단은 마이크로컴퓨터의 D-SUB 유무 판별단에 접속되어 있고, 이미터단은 접지되어 있으며, 콜렉터단은 트랜지스터(T1)에 접속되어 있다.3, the clamp pulse control circuit with or without horizontal / vertical synchronization is implemented by two transistors T1 and T2. The base terminal of the transistor T1 is connected to the horizontal synchronization output terminal of the microcomputer. The emitter terminal is connected to the collector terminal of another transistor T2, and the collector terminal is connected to the clamp pulse output terminal of the microcomputer and the clamp pulse input terminal of the video signal processing unit 11, and the base of the transistor T2. The stage is connected to the D-SUB presence / absence determination stage of the microcomputer, the emitter stage is grounded, and the collector stage is connected to the transistor T1.
도 3을 참조하여 수평/수직 동기가 입력될 경우와 수평/수직 동기가 입력되지 않을 경우로 나누어 각각 살펴보면, 먼저 수평/수직 동기가 입력될 때에는 마이크로컴퓨터(10)에서는 입력주파수에 맞게 수평/수직 동기 및 클램프 펄스를 출력한다. 이때 D-SUB 유무 판별단에는 로우(0) 볼트가 인가되도록 제어하면 트랜지스터(T2)가 턴오프되고, 따라서 트랜지스터(T1)도 턴오프된다. 그러므로 비디오 신호 처리부(11)의 클램프 펄스 입력단에는 수평 동기 주파수와 동일한 클램프가 인가되며 따라서 비디오 신호 처리부(11)는 정상 동작을 하게 된다.Referring to FIG. 3, when the horizontal / vertical synchronization is input and the horizontal / vertical synchronization is not input, the microcomputer 10 first adjusts the horizontal / vertical to the input frequency when the horizontal / vertical synchronization is input. Outputs synchronous and clamp pulses. At this time, when the low-zero volt is controlled to be applied to the D-SUB presence / absence determination stage, the transistor T2 is turned off, and thus the transistor T1 is also turned off. Therefore, the same clamp as the horizontal synchronizing frequency is applied to the clamp pulse input terminal of the video signal processing unit 11, so that the video signal processing unit 11 operates normally.
수평/수직 동기가 입력되지 않을 경우에는 마이크로컴퓨터(10)에서 자체적으로 수평/수직 동기를 발생시켜 출력한다.When the horizontal / vertical synchronization is not input, the microcomputer 10 generates and outputs the horizontal / vertical synchronization by itself.
또 D-SUB 유무 판별단에는 하이(5) 볼트가 인가되도록 제어하여 트랜지스터(T2)는 턴온되고, 마이크로컴퓨터는 클램프 펄스에 트랜지스터(T1)을 작동시키기 위한 바이어스 전압이 되도록 하이(5) 볼트를 출력한다.In addition, a high (5) volt is applied to the D-SUB determination stage so that the transistor (T2) is turned on, and the microcomputer applies a high (5) volt so as to be a bias voltage for operating the transistor (T1) to the clamp pulse. Output
따라서 트랜지스터(T1)은 수평 동기와 반전된 펄스가 콜렉터단에 발생되며, 그 결과로 수평/수직 동기가 없어도 마이크로컴퓨터에 의해서 비디오 프리앰프 소자를 제어할 수 있게 된다.Accordingly, the transistor T1 generates horizontal sync and inverted pulses at the collector stage, and as a result, the video preamplifier can be controlled by the microcomputer without the horizontal / vertical sync.
상기한 바와 같이 본 고안에 따른 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치에 의하면, 수평/수직 동기의 입력 유무에 관계없이 클램프 펄스를 발생시킴으로써 수평/수직 동기가 입력되지 않는 생산라인에서도 비디오 프리앰프 소자를 제어하여 비디오 화면을 출력할 수 있도록 하여 인위적인 신호원 어댑터를 사용하지 않고도 원하는 휘도의 상을 구현할 수 있어 생산비 절감 및 생산공정을 단순화시킬 수 있는 효과가 있다.As described above, according to the display device having a self-clamping pulse generating circuit according to the present invention, a video preamp device is produced even in a production line where horizontal / vertical synchronization is not input by generating a clamp pulse regardless of whether horizontal / vertical synchronization is input. By controlling the control panel and outputting the video screen, the desired brightness can be achieved without using an artificial signal source adapter, thereby reducing the production cost and simplifying the production process.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960031209U KR200148510Y1 (en) | 1996-09-24 | 1996-09-24 | Apparatus for displaying with oneself clamp pulse generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960031209U KR200148510Y1 (en) | 1996-09-24 | 1996-09-24 | Apparatus for displaying with oneself clamp pulse generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980017819U KR19980017819U (en) | 1998-07-06 |
KR200148510Y1 true KR200148510Y1 (en) | 1999-06-15 |
Family
ID=19467962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960031209U KR200148510Y1 (en) | 1996-09-24 | 1996-09-24 | Apparatus for displaying with oneself clamp pulse generation circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200148510Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100387349B1 (en) * | 2001-01-10 | 2003-06-18 | 주식회사 케이티브이글로벌 | On Screen Display Apparatus |
-
1996
- 1996-09-24 KR KR2019960031209U patent/KR200148510Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100387349B1 (en) * | 2001-01-10 | 2003-06-18 | 주식회사 케이티브이글로벌 | On Screen Display Apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR19980017819U (en) | 1998-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08181931A (en) | On-screen / video signal processor of monitor | |
KR200148510Y1 (en) | Apparatus for displaying with oneself clamp pulse generation circuit | |
KR960036533A (en) | Display device | |
JPH0787391A (en) | Device and method for diplaying signal waveform | |
KR980004280A (en) | Horizontal Transistor Stabilization Device and Method of Image Display Equipment | |
KR0123418B1 (en) | A cricuit of mute signal in monitor system | |
KR0154939B1 (en) | Video signal level clamp apparatus of pdp tv | |
JP3131301B2 (en) | Video signal processing device | |
KR950006355B1 (en) | Synchronizing signal processing unit for composite image system | |
KR100195737B1 (en) | Video clamping pulse generating circuit using afc pulse of monitor | |
KR0114257Y1 (en) | The signal processing circuit of osd | |
KR980004293A (en) | Flat panel display device | |
KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
KR100341705B1 (en) | Method, device, control circuit for power synchronization | |
KR0128090Y1 (en) | Osd-driving circuit | |
KR100404216B1 (en) | Apparatus and Method for Compensating Picture of The Video Display | |
KR0140373B1 (en) | Automatic frequency oscillation controller | |
KR970005042Y1 (en) | Clamping pulse generator of monitor | |
KR0124385B1 (en) | Apparatus of compensating position on screen display | |
KR0122521Y1 (en) | Horizontal synchronized signal compensation circuit | |
KR970009449B1 (en) | Method for selecting mode of a monitor | |
KR960008271Y1 (en) | Sub-screen stabilizing circuit of pip television | |
KR100206315B1 (en) | Circuit for controlling display in image display apparatus | |
KR980007563A (en) | Sub-beam gain control device of sub-screen television receiver | |
KR100244870B1 (en) | Driving control circuit of lcd panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090226 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |