KR950005764Y1 - Vcr의 시스콘 마이콤으로 공급되는 전원의 딥 보상회로 - Google Patents

Abstract

내용 없음.

Description

VCR의 시스콘 마이콤으로 공급되는 전원의 딥 보상회로

도면은 본 고안에 따른 VCR의 시스콘 마이콤에 전원의 딥 발생을 보상하는 회로가 포함된 구성을 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 시스콘 마이콤 20 : 리세트 IC

TR : 트랜지스터 ZD : 제너 다이오드

R : 저항 C : 캐패시터

본 고안은 비디오 카세트 레코더(VCR)의 시스콘 마이콤으로 공급되는 전원의 딥(DIP) 발생 보상 회로에 관한 것이다.

일반적으로, VCR과 같은 전자 기기 등에서는 전원회로로서 정류회로와 이 정류회로에서 정류된 전압을 공급 전원으로 하여 레귤레이터를 구성하고, 이 레귤레이터의 출력을 프로그램 예약기능, OTR(One Touch Record) 기능등을 수행하는 타이머 마이콤과, VCR의 데크부와 서보부의 구동을 제어하는 시스콘 마이콤과, 이들 마이콤을 초기 상태로 리세트시키는 리세트 IC의 전원단자(Vcc)로 각각 공급하고 있다. 이때, 전원주파수(60Hz)의 어느 공급 주기에서 전원이 일순간 빠지는 현상인 딥이 발생하면, 작동중인 마이콤과 같은 제어수단은 규정전원, 예로, 5V에 미달할 때 작동되는 리세트 IC에 의해 모두 초기 상태로 리세트되는 일이 발생한다. 이때 시스콘 마이콤은 작동중인 VCR을 정지상태로 만들어 버리고, 타미머 마이콤에서는 레코드키를 이용하여 OTR을 할 경우, 시스콘의 정지신호를 받아 OTR 모드를 해제시키기 때문에 VCR에 대하여 새로이 작동모드를 선택해주는 등의 불편한 문제점이 있었다.

극히 짧은 주기의 기간동안 발생되는 순간 정전인 딥 현상은 무시될 수도 있지만 그보다 긴, 예로, 전원의 1 내지 3주기 정도의 딥 현상은 리세트 IC를 작동시키기에 충분하다. 이러한 짧은 주기로 발생되는 딥 현상에 의해 리세트되는 문제점을 방지하기 위하여, 타이머 마이콤에는 3주기 이상의 딥이 발생할 때 이를 정전 상태로 판단하도록 하는 기능이 제공되어 OTR, 예약 녹화도중 시스콘 마이콤이 리세트되더라도 정전 복귀되면 타이머 마이콤에서 OTR, 예약 녹화 신호를 시스콘 마이콤에 줌으로써 다시 예약 녹화, OTR을 하도록 되어 있다. 그러나, 타이머 마이콤의 정전 판단 주기 이하의 딥이 발생하면, 규정 전압 이하로 떨어진 입력 전압이 리세트 IC와 시스콘 마이콤의 입력 단자로 공급되기 때문에 시스콘 마이콤이 리세트되어 VCR이 정지하게 되고 타이머 마이콤이 정전 판단을 하지 않으므로 레코드 키로 OTR을 할 경우 시스콘의 정지신호를 받아 OTR 모드가 해제되는 경우가 발생한다.

그러므로, 본 고안은 리세트 IC 및 시스콘 마이콤으로 공급되는 전원에서 딥이 발생되어 시스콘 마이콤이 리세트되는 정전주기를 보상시켜 주는 보상 회로를 제공하는 것을 그 목적으로 한다.

이러한 목적을 달성하기 위한 본 고안에 따른 전원의 딥 보상 회로는 종래의 5V 레귤레이터 출력단에 그 규정 전압보다 큰 제 2 전원을 공급 전원으로 하는 트랜지스터와 저항 제너다이오드로 구성된 별도의 정전압 회로를 구성하여 접속함으로써 전원공급 초기, 즉, 규정 전압이 5V에 도달하기 전까지와 전원공급 차단 초기, 즉, 규정 전압이 5V 이하로 떨어지기 시작하는 시점부터 상기 트랜지스터를 턴 온시키고, 전원의 정상 상태에서는 상기 레귤레이터로부터 규정 전원이 공급되어 트랜지스터를 턴 오프시켜서 딥 발생시에도 규정 전압을 소정주기 동안 유지시켜 주도록 구성된다.

이하, 본 고안은 첨부 도면을 참조하여 다음과 같이 보다 상세히 설명될 것이다.

도면을 참조하면, 본 고안에 따른 정전 주기 보상회로(30)가 도시된다. 통상적으로, 5.8V의 레귤레이터 출력전압은 다이오드(D1)를 통하여 시스콘 마이콤(10)과 리세트IC(20)의 전원단자(Vcc)에 각기 상시 5V로 제공되며, 리세트 IC(20)의 리세트단자(Reset)는 시스콘 마이콤(10)의 리세트 단자(Reset)에 연결되어 있다.

본 고안에 따른 정전 주기 보상회로(30)는 상기 5V 전원보다 큰 상시 12V 전압이 인가되는 콜렉터와 상기 시스콘 마이콤(10)과 리세트IC(20)의 전원단자(Vcc)에 접속된 에미터와, 베이스를 가지는 트랜지스터(TR)와, 상기 트랜지스터(TR)의 콜렉터와 베이스 사이에 일측이 접속된 저항(R)과 상기 저항의 타측과 상기 트랜지스터의 베이스와의 접점과 접지 사이에 접속된 정전압 제너다이오드(ZD)와 상기 접점과 접지 사이에 접속된 캐패시터(C)를 포함한다.

상기 트랜지스터(TR)는 A점에 5V 이상의 전압이 제공될 때 턴 오프되며, 5V 이하의 전압이 제공될 때 턴온되는 스위칭 작용을 수행한다. 이때, 상기 저항(R)과 정전압 제너다이오드(ZD)는 상기 트랜지스터(TR)의 베이스에 바이어스 전압을 제공한다. 정전압 제너다이오드(ZD)는 트랜지스터(TR)가 턴 온될 때 트랜지스터 에미터에 상시 일정한 정전압을 유지하기 위하여 사용한다.

이제 그 작동을 설명하면, 메인 전원 공급 초기에 5.8V 라인과 12V 라인을 통하여 시스콘 마이콤(10)과 리세트 IC(20)로 전압이 제공된다. 상기 12V 라인 전압은 저항(R)을 거쳐서 정전압 제너다이오드(ZD)에 인가된다. 이러한 전원은 초기에 각각의 규정 전압에 도달할 때까지 서서히 증가하여 공급될 것이다. 따라서, 상기 12V 라인으로부터 저항(R)에 인가된 전압은 정전압 제너다이오드(ZD)에 의해서 트랜지스터(TR)의 베이스에 바이어스 전압으로서 제공된다. 이때, 트랜지스터(TR)는 베이스와 에미터와의 전압차에 의해 A점에 5.8V라인을 통한 전압이 규정 전압 5V가 인가될 때까지 턴 온된다. 따라서 시스콘 마이콤(10)과 리세트 IC(20)는 소정 주기 동안 정상 상태를 유지할 수 있게 된다. 이제, A점에 5.8V 라인을 통한 상시 5V 전압이 제공되면, 제너다이오드(ZD)에 의해 5.6V가 트랜지스터(TR)의 베이스에 제공되기 때문에 트랜지스터(TR)는 그 베이스와 에미터 사이에서 턴 온 전압 이하의 전압차가 발생한다.

따라서, 트랜지스터(TR)가 턴 오프되므로써, 본 고안에 따른 보상회로(30)를 통한 전원공급은 중단된다.

어느 순간에 전원에서 딥이 발생하면, 시스콘 마이콤(10)과 리세트 IC(20)로 공급되는 전원이 강하하게 시작한다. 이때, 트랜지스터(TR)는 베이스와 에미터의 전압 차에 의해 턴 온된다.

상기 12V의 전압 강하에 의해 A점에 5V 전압이 인가하지 못하면 캐패시터(C)가 순간적으로 방전을 개시하므로써 시스콘 마이콤(10)과 리세트 IC(20)에 5V 전압을 소정 주기동안 유지시켜 줄 수 있다. 이러한 두 기간은 대략 3.5 내지 4주기 정도가 될 것이며, 따라서 시스콘 마이콤(10)은 리세트 IC(20)에 의해 그 기간동안 리세트되지 않게 된다.

이상에서 설명된 바와같이, 본 고안에 따른 딥 보상 회로를 사용하므로써, 시스콘 마이콤은 전원의 3.5주기 이내의 딥이 발생하더라도 리세트되지 않으므로써 OTR 중, 또는 예약 녹화 중 빠지는 부분이 없이 녹화가 가능하며, 재생시에는 딥 발생시 다시 VCR의 재생 버튼 등을 재조작해야 하는 불편을 해소시킬 수 있다.

Claims (2)

1. 규정 전원이 그 전원단자(Vcc)에 공급될 때 VCR의 데크부와 서보부의 구동을 제어하는 시스콘 마이콤(10)과, 상기 규정 전원에 미달된 전원이 그 전원단자(Vcc)에 공급될 때 상기 시스콘 마이콤(10)을 리세트시키는 리세트 IC(20)를 포함하는 VCR에 있어서, 상기 규정 전원보다 큰 제 2 전원이 인가되고 상기 시스콘 마이콤(10)과 리세트 IC(20)의 상기 각각의 전원단자(Vcc)에 접속된 스위칭 트랜지스터(TR)와 ; 상기 트랜지스터(TR)에 접속된 바이어스 저항(R)과 ; 상기 트랜지스터(TR)에 항시 일정한 정전압을 유지시켜 주는 정전압 제너다이오드(ZD)를 포함하는 것을 특징으로 하는 전원의 딥 보상회로.
2. 제 1 항에 있어서, 전원의 딥이 발생하여 상기 제 2 전원이 제너전압(VZ) 이하로 떨어지는 시점에 방진되어 상기 트랜지스터(TR)의 출력에 일정 전압을 유지시키기 위하여 상기 제너다이오드(ZD)에 병렬 접속된 캐패시터(C)를 더 포함하는 것을 특징으로 하는 전원의 딥 보상회로.