KR950005599B1 - 신호 오프셋 회로 - Google Patents

Abstract

내용 없음.

Description

신호 오프셋 회로

제1a도, 제1b도 및 제1c도는 제2도에 도시된 본 발명의 실시예의 동작을 설명하는데 유용한 파형을 보여주는 진폭 대 시간의 그래프.

제2도는 본 발명을 구체화하는 텔레비젼 수신기의 일부를 보여주는 개략적인 다이어그램의 부분적인 블록 다이어그램.

* 도면의 주요부분에 대한 부호의 설명

12 : 튜너 및 IF신호 14 : 비디오 검출기

16 : 제6이퀄라이제이션 펄스 검출기

18 : 타이밍 회로 28 : 디지탈 디고스팅 회로

본 발명은 디지탈 디고스팅 시스템용 신호 오프셋 회로에 관한 것이다.

고스트 영상은 선택된 채널에 대한 바람직한 RF신호 및 똑같은 RF신호의 시간 지연화가 튜너에 의해 수신될 때 텔레비젼 수신기의 스크린상에 발생될 수 있다. 바람직한 지연된 비디오 신호가 복조되어 바람직한 지연된 비디오 신호가 형성되며, 상기 비디오 신호로부터 주영상 및 고스트 영상이 발생된다. 방송 채널의 경우에, 지연된 RF신호는 전송된 RF신호가 빌딩 또는 산과 같은 물체로부터 반사될 때 발생될 수 있다. 케이블 채널의 경우에, 지연된 RF신호는 바람직한 RF신호가 케이블 분산 시스템의 부적당한 케이블 종단으로부터 반사될 때 발생될 수 있다. 전송된 RF신호가 하나 이상의 물체에 의해 반사될때와 같이 많은 지연된 RF신호가 있을 때, 많은 고스트 영상이 발생될 수 있다.

통상적인 디지탈 디고스팅 시스템에서, 고스트 오염된 비디오 신호는 아날로그 디지탈 변환기(ADC)에 의해 디지탈화되고, 디지탈 지연 라인의 연속 단계에 의해 지연된다. 각 단계로부터의 출력 신호는 모든 지연되고 웨이트된 신호가 결합될 때 그들이 의사 고스트 신호를 형성하도록 진폭(또는 웨이티드)에서 조정된다. 의사 고스트 신호는 고스트 오염된 비디오 신호와 결합되어 그들의 고스트 신호 성분이 삭제된다.

지연 라인의 각 단계에 의해 제공된 지연 양과 인수는 트레이닝 간격동안 디지탈화된 입력 신호를 검사하므로써 결정되고, 상기 인수에 의해 각 단계가 웨이트된다. 트레이닝 간격 동안 제공된 입력 신호(트레이닝 신호)는 트레이닝 신호, 전이 또는 다른 특이성에 앞서는 신호의 고스트를 둘러싸기에 충분한 시간 주기 동안 실제 상수값과 전이 또는 특이성에 의해 유도된 고스트의 모두를 포함하기에 충분한 시간 주기 동안 실제 상수값을 나타낸다.

NTSC 표준 방식하에 발생된 신호에 대하여 제6프라이퀄라이제어션 펄스의 테이링 엣지와 제1세레이션 리딩 엣지 사이의 간격은 받아들일 수 있는 트레이닝 신호로 작용할 수 있다.

이러한 간격은 비디오 신호의 진폭이 흑 레벨값(O IRE) 즉, 전이(수직 동기 펄스의 리딩 엣지)에서 실제로 일정할 때 수평 라인 주기의 약 1/2(1/2H)을 포함하며, 비디오 신호의 진폭이 동기-팁값(-40 IRE)에서 실제로 일정할 때 약 1/2H의 간격을 포함한다. 이러한 트레이닝 신호의 파형은 제1a도에 도시되어 있다.

디지탈 비디오 신호 처리기에 통상적으로 사용된 ADC'S는 ADC의 완전한 다이내믹 범위를 차지하기 위해 입력 신호를 디지탈화 한다.

NTSC 표준 방식하에서, 비디오 신호는 -40IRE(동기-팁)와 100IRE(백 레벨) 사이의 값의 범위를 차지할 수 있다. 8비트 ADC에 의해 디지탈화 되며 -127 내지 +127의 다이내믹 범위를 갖고 있는 비디오 신호에 대하여, 예를들어, 백 레벨신호는 120의 디지탈값으로 변환되고 동기-팁 신호는 -120의 디지탈값으로 변화될 수 있다.

표준 신호를 디지탈화하기 위하여 ADC의 다이내믹 범위 모두를 사용하는 것은 트레이닝 신호를 사용하는 디지탈 디고스팅 시스템에서 현 문제점으로 될 수 있다. 상술된 디고스팅 시스템에서, 수직 동기 펄스의 리딩 엣지를 따르면 -40IRE(동기-팁)의 진폭을 갖고 있는 트레이닝 신호의 부분은 고스트 신호의 타이밍, 진폭 및 극성을 결정하기 위해 수직 동기 전이의 고스트에 대하여 모니터된다. 이러한 신호는 ADC의 다이내믹 범위의 밑바닥에 가까운 값을 갖도록 디지탈화되기 때문에, 고스트 신호 선분은 아날로그 입력신호가 ADC에 의해 올바르게 디지탈화 되지 않는 값을 갖게 할 수 있다.

제1b도는 바람직한 신호에 관하여 6dB까지 진폭이 감소된 포지티브 고스트 신호 성분을 포함하는 트레이닝 신호를 도시한다. 제1b도의 왼쪽에는 아날로그 레벨에 대응하는 디지탈 값을 나타내는 스케일이 있다. 이러한 스케일로부터, 수직 동기 펄스와 그것의 6dB 고스트 신호 성분의 조합의 -60IRE 진폭값이 ADC에 의해 변환될 수 있는 값의 범위밖에 있음을 주목해야 한다.

ADC가 -127의 디지탈 값을 갖는 범위 이하의 모든 값을 변환시킨다고 가정하면, 제1b도에 도시된 고스트 신호의 진폭은 상당히 하향 설정될 수 있다. 또한, 이러한 고스트 신호에 중첩된 부가적인 포지티브 고스트 신호는 완전히 없어질 수 있다.

이러한 문제의 한 해결 방법은 ADC의 다이내믹 범위내에 나타낼 수 있는 아날로그 값의 범위를 증가시키는 것이다. 그러나, 이러한 해결 방법은 비디오 신호내의 영상 정보를 나타내는데 사용될 수 있는 디지탈 값의 수를 감소시키기 때문에 영상의 양자화 왜곡이 증가하므로 바람직하지 않다.

본 발명은 동기 신호 성분을 각각 포함하는 바람직하게 지연된(고스트) 신호 성분을 갖고 있는 아날로그 비디오 신호원을 구비한 신호 오프셋 회로에 관한 것이다. 상기 신호원에 연결된 수단은 선정된 간격의 아날로그 비디오 신호에 대응하는 제어 신호를 발생시킨다. 선정된 간격은 바람직한 신호의 동기신호 성분의 일부를 포함한다. 아날로그-디지탈변환기는 아날로그 비디오 신호를 나타내는 디지탈 샘플을 발생시키기 위해 상기 신호원에 연결되어 있다. 또 하나의 수단은 아날로그-디지탈 변환기에 연결되어 있으며, 제어신호에 응답하여 선정된 간격동안 아날로그 비디오 신호와 디지탈 샘플 사이의 대응을 변화시킨다. 디지탈 디고스팅 회로는 선정된 간격동안 아날로그-디지탈 변환기에 의해 제공된 디지탈 샘플에 응답한다. 상기 디지탈 디고스팅 회로는 바람직한 신호에 관한 고스트 신호의 진폭 및 타이밍을 결정한다.

도면에서, 넓은 화살표는 다중-비트 병렬 디지탈 신호를 위한 버스를 나타내고, 라인 화살표는 아날로그 신호 또는 단일 비트 디지탈 신호를 운반하는 연결장치를 나타낸다. 장치의 처리 속도에 따라서 지연을 보상하는 것은 확실한 신호 통로를 필요로 한다. 디지탈 신호 처리회로 설계의 분야에 숙련된 사람은 그러한 지연도 특정 시스템에서는 필요하다는 것을 알 것이다.

제2도에서, 예를들어, 튜너 및 중간 주파수(IF)필터링 및 종래의 텔레비젼 수신기의 증폭회로를 구비할 수 있는 튜너 및 IF회로(12)는 안테나(10)를 통하여 변조된 비디오 신호를 수신하고, 선정된 채널로부터의 신호를 나타내는 IF신호를 비디오 검출기(14)에 제공한다. 예를들어, 종래의 동기 검출기를 구비할 수 있는 비디오 검출기는 그것의 출력 단자에서 기저대 합성 비디오 신호 CV를 제공한다. 비디오 검출기(14)의 출력 단자는 검출기(16)에 연결되어 있고, 저항(24)를 통하여 ADC(26)에 연결되어 있다.

검출기(16)는 신호 CV의 라인 및 필드 동기 성분에 응답하여 수직 동기 신호 간격을 앞서는 마지막(제66프리-이퀄라이제이션 펄스를 검출한다. 검출기(16)는, 예로, 합성 동기 신호내의 펄스를 계산하기 위하여 수직 블랭킹 간격 동안 인에이블되는 카운터(도시되어 있지 않음)를 구비할 수 있다.

상기 간격동안 계산된 펄스는 프리-이퀄라이제이션 펄스이다. 검출기(16)에 의해 타이밍 회로(18)에 제공된 출력 신호는 제6프리-이퀄라이제이션 펄스와 실제로 일치하는 펄스이다.

예로, 단안정 멀티바이브레이터를 포함할 수 있는 타이밍 회로(18)는 트레이닝 간격 동안(예로, 제6프리-이퀄라이제이션 펄스의 테일링 엣지를 따르는 1수평 라인 주기 동안) 제1상태로 있으며, 그렇지 않으면 제2상태에 있는 펄스 신호 T를 발생시킨다. 상기 펄스 신호 T는 제1c도에 도시되어 있다.

트레일링 신호 간격 동안, 신호 T는 전류원(20)으로부터의 전류를 저항(24)과 ADC(26)의 상호 연결점에 공급하기 위하여 전류를 조절하는 스위치(22)를 폐쇄시킨다. 전류원(20)으로부터의 전류는 트레일링 신호 간격동안 ADC(26)의 입력단자에서 포지티브 전위 오프셋을 발생시키기 위해 저항(24)을 통하여 흐른다. 이러한 전위 오프셋은 트레일링 간격동안 ADC에 인가된 비디오 신호의 진폭을 변화시키므로 수직 동기 펄스의 리딩 엣지의 고스트 영상은 ADC(26)의 다이내믹 범위내에서 구별할 수 있는 값으로 변환된다.

전위 오프셋의 값은 저항(24)과 전류원(20)의 선택에 의해 결정된다. 시스템에 사용된 실제 전위 오프셋은 입력 신호가 차지하는 전위의 범위에 의존한다. 발명의 설명을 간소화하기 위하여, 전위는 표준 IRE 유니트에서 설명될 것이다. 텔레비젼 회로 설계의 기술분야에 숙련된 사람은 이들 IRE 값을 주어진 시스템에 대한 실제 전위로 변환시킬 수 있을 것이다.

ADC(26)은 그것의 입력 단자에 인가된 비디오 신호를 디지탈값으로 변환시킨다. 디지탈 비디오 신호는 발명의 명칭이 "디지탈 디고스팅 시스템"인 미합중국 특허 제4,542,408호에 도시된 것과 비슷한 디지탈 디고스팅 회로(28)에 인가된다. 회로(28)에 제공된 디고스트 비디오 신호는 디스플레이 장치(도시되어 있지 않음)상에 고스트가 없는 영상을 발생시키기 위하여 종래의 디지탈 비디오 신호 처리회로(도시되어 있지 않음)에 인가될 수 있다.

디지탈 디고스팅 회로(28)는 예로, 트레이닝 신호를 미분하므로써 고스트 신호의 타이밍 및 진폭을 결정할 수 있다. 이상적으로, 미분된 신호에서 가장 큰 펄스는 수직 동기 펄스의 리딩 엣지에 대응하며, 임의 후속 펄스는 수직 동기 펄스의 고스트 영상에 대응한다. 바람직한 신호에 관련된 고스트 신호의 타이밍은 미분된 신호에 있는 가장 큰 펄스와 더 작은 후속 펄스의 각각 사이의 지연으로부터 결정될 수 있다. 비슷하게, 바람직한 신호에 대한 관련 고스트 신호의 각 진폭은 더 작은 펄스의 각각과 가장 큰 펄스의 비교 진폭에 따라 결정될 수 있다.

ADC로의 입력에서 트레이닝 신호에 가산된 오프셋이 충분한 크기를 갖는다면, 디지탈 트레이닝 신호의 단계 및 미분된 신호의 펄스는 각각의 고스트 신호에 대응하는 진폭값을 가질 것이다. 20IRE에서 40IRE까지의 오프셋이 많은 고스트 오염된 신호의 적당한 디고스팅 결과가 되는 한, 큰 오프셋은 ADC에서 가능한 비선형을 보장하고 잡음 신호에 대한 디고스팅 회로의 실행을 향상시키는데 바람직하다.

본 출원에 사용된 비선형 ADC는 그것의 다이내믹 범위에 걸쳐 변화하는 양자화 해상도를 갖고 있다. 다른 말로, 비선형 ADC는 ADC의 다이내믹 범위에서 아날로그 차이값이 존재함에 따라 주어진 아날로그 차이값을 여러 디지탈 차이값으로 바꾼다. 다이내믹 범위의 밑바닥 단부에 가까운 비선형 ADC는 디고스팅 회로를 포함하지 않는 디지탈 텔레비젼 수신기에 사용될 수 있다. 왜냐하면 이러한 영역(즉, 동기 펄스)내의 값을 갖고 있는 비디오 신호의 부분은 비교적 작은 양의 정보를 포함하기 때문이다.

그러나, 상술한 디지탈 디고스팅 시스템에서, 동기-팁의 공칭값을 갖고 있는 트레이닝의 부분은 모두 고스트 신호 부분이다. 예를들어, 동기 펄스가 차지하고 있는 값의 범위에서 양자화 해상도는 활성 비디오 신호가 차지하고 있는 값의 범위에 있는 것보다 조악하고, 상기 디고스팅 시스템은 그것이 처리하는 비디오 신호내에 있는 고스트 신호 성분을 과도 보상할 수 있으며, 반대 극성의 고스트 신호를 발생시킬 수 있다. 이러한 타입의 예러는 트레이닝 신호가 디지탈화 되기 전에 상기 트레이닝 신호는 활성 비디오 신호가 차지하는 값의 범위로 시프트하는 본 발명을 사용하므로써 보정될 수 있다. 상술된 시스템에서, 60 내지 80IRE의 시프트는 이러한 목적을 위해 충분할 것이다.

디고스팅 시스템에 사용된 고스트 검출회로의 구조에 따라, 트레이닝 간격내의 임펄스 잡음과 고스트 신호 사이를 구별하는 것이 어려울 수 있다. 트레이닝 신호를 미분하는 고스트 검출회로는, 예를들어, 수직 동기의 리딩 엣지의 고스트 영상에 대응하는 펄스를 발생시킨다. 이러한 미분 동작은 또한 트레이닝 간격내의 임펄스 잡음에 대응하는 펄스를 발생시킬 수 있다. 이들 잡음 펄스의 몇몇은 동기-팁값(40IRE)보다 큰 진폭을 갖고 있는 펄스를 무시하는 고스트 검출 회로를 조정하므로써 제거될 수 있다. 트레이닝 간격에서 나타나는 고스트 신호는 수직 동기의 리딩 엣지의 영상이기 때문에, 그들은 40IRE 보다 큰 미분 진폭을 갖지 않는다.

큰 진폭 임펄스 잡음과 고스트 신호 사이를 구별하기 위하여 ADC에 사용된 오프셋은 잡음 펄스가 동기팁값에서 또는 동기 팁값 아래에서 클립되는 것을 방지하기에 충분히 크다. 포지티브 및 네가티브 잡음 펄스가 비디오 신호를 오염시킬 수 있기 때문에, 동기팁 값을 ADC의 다이내믹 범위 중앙에 위치시키기 위해 오프셋 값을 선택하는 것이 바람직하다.

본 실시예에서, 예로, 이러한 오프셋 값은 70IRE이다.

본 발명의 실시예가 전류를 아날로그 입력신호에 가산시키므로써 오프셋 전위를 발생시킬지라도, 다른 수단은 아날로그 신호와 ADC에 의해 발생된 디지탈 값 사이의 대응을 변화시키는데 사용될 수 있다.

예를들어, ADC에 의해 그것의 비교를 위한 기준 입력 신호를 발생시키기 위해 사용된 전위 기준은 트레이닝 간격 동안 바람직한 오프셋 전위와 동등한 양에 의한 아날로그 입력 값과 디지탈 출력 값 사이의 대응을 변화시키기 위하여 선택적으로 시프트될 수 있다.

Claims (4)

1. 신호 오프셋 회로는 동기 신호 성분을 포함하는 바람직하게 지연된(고스트) 신호 성분을 갖고 있는 아날로그 비디오 신호원(12), 상기 신호원에 연결되어 상기 바람직한 신호의 동기 신호 성분중 일부를 포함하는 상기 아날로그 비디오 신호의 선정된 간격에 대응하는 제어신호를 발생시키는 수단(16, 18), 상기 신호원에 연결되어 상기 아날로그 비디오 신호를 나타내는 디지탈 샘플을 발생시키는 아날로그-디지탈 변환기(26), 상기 아날로그-디지탈 변환기에 연결되어 있으며, 상기 제어신호에 응답하여 상기 선정된 간격동안 상기 아날로그 비디오 신호와 상기 디지탈 샘플 사이의 대응을 변화시키는 수단(20, 22, 24) 및, 상기 선정된 간격동안 상기 아날로그-디지탈 변환기에 의해 제공된 샘플에 응답하여 상기 바람직한 신호에 관련된 상기 고스트 신호의 진폭 및 타이밍을 결정하는 디지탈 디고스팅 회로(28)를 포함하는 것을 특징으로 하는 신호 오프셋 회로.
2. 제1항에 있어서, 상기 아날로그 비디오 신호와 상기 디지탈 샘플 사이의 대응을 변화시키는 상기 수단이 선정된 전류원(20), 상기 입력단자와 상기 아날로그-디지탈 변환기 사이에 연결된 선정된 저항을 갖고 있는 저항(24) 및, 상기 제어신호에 연결된 제어 전극 및 상기 저항과 상기 아날로그-디지탈 변환기의 상호연결과 상기 전류원(20) 사이에 연결된 제1전도 통로를 구비하여, 상기 선정된 간격동안 상기 선정된 전류를 상기 상호 연결에 선택적으로 인가시키는 스위칭 수단(22)을 포함하는 것을 특징으로 하는 신호 오프셋 회로.
3. 제1 또는 2항에 있어서, 상기 제어 신호 발생 수단이 상기 아날로그 비디오 신호원에 연결되어 제6프리-이퀄라이제이션 펄스와 실제로 일치하는 펄스 신호를 발생시키는 수단(16) 및, 상기 펄스 신호 발생 수단에 연결되어 상기 펄스 신호의 발생에 뒤따르는 1라인 주기 동안 제1상태인 상기 제어 신호를 발생시키고 그렇지 않은 때에는 제2상태인 제어신호를 발생시키는 수단(18)을 포함하는 것을 특징으로 하는 신호 오프셋 회로.
4. 제1 또는 2항에 있어서, 상기 아날로그-디지탈 변환기(26)에 의해 발생된 디지탈 샘플이 선정된 범위의 값을 차지할 수 있으며, 상기 아날로그 비디오 신호와 상기 디지탈 샘플 사이의 대응을 변화시키는 상기 수단(20, 22, 24)은 상기 다이내믹 범위의 거의 중앙에 있는 값을 가지도록 상기 동기 신호 성분을 나타내는 디지탈 샘플의 값을 효과적으로 변화시키는 것을 특징으로 하는 신호 오프셋 회로.

Images