KR950005574B1 - Sense-amplifier control circuit - Google Patents
Sense-amplifier control circuit Download PDFInfo
- Publication number
- KR950005574B1 KR950005574B1 KR1019920026716A KR920026716A KR950005574B1 KR 950005574 B1 KR950005574 B1 KR 950005574B1 KR 1019920026716 A KR1019920026716 A KR 1019920026716A KR 920026716 A KR920026716 A KR 920026716A KR 950005574 B1 KR950005574 B1 KR 950005574B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- current
- control circuit
- amplifier control
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
제1a도는 종래의 감지 증폭기 조절회로를 도시한 회로도.1A is a circuit diagram showing a conventional sense amplifier control circuit.
제1b도는 일반적인 감지 증폭기를 도시한 회로도.1B is a circuit diagram illustrating a general sense amplifier.
제2도는 외부전원의 변화를 따른 전류의 흐름과 동작시간을 도시한 비교도.2 is a comparative diagram showing the flow of current and the operating time according to the change of the external power source.
제3도는 본 발명의 감지 증폭기 조절회로의 구성을 도시한 블럭도.3 is a block diagram showing the configuration of the sense amplifier control circuit of the present invention.
제4도는 본 발명의 감지 증폭기 조절회로의 제1실시예도.4 is a first embodiment of the sense amplifier control circuit of the present invention.
제5도는 본 발명의 감지 증폭기 조절회로의 제2실시예도.5 is a second embodiment of the sense amplifier control circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 11 : 감지 증폭기 20 : 셀(Cell)1, 11: sense amplifier 20: cell
12 : 기준전압 발생회로 15, 13 : 전류 조절회로12: reference voltage generating circuit 15, 13: current control circuit
14 : 감지 증폭기 조절 회로14: sense amplifier control circuit
본 발명은 반도체 메모리 소자의 셀(Cell)과 연결된 비트선에 데이타가 전달된 것을 감지하여 증폭하는 감지 증폭기를 조절하는 회로에 관한 것으로, 특히, 외부 전원(Vcc)의 변동에 따라 감지 증폭기의 동작 속도가 변화되지 않고 항상 일정한 속도를 유지할 수 있도록, 감지 증폭기 조절부의 전류흐름을 일정하게 구현한 감지 증폭기 조절회로에 관한 것이다.The invention of the sense amplifier according to the variation of the semiconductor memory cell, and more particularly, an external power supply (V cc) of the circuit that controls the sense amplifier to amplify the detected that the data is transmitted to the bit line associated with the (Cell) of the device The present invention relates to a sense amplifier control circuit that implements a constant current flow of a sense amplifier control unit so that the operating speed does not change and always maintains a constant speed.
일반적으로, 반도체 메모리 소자의 셀을 저장한 데이타를 리드(Read)할 때, 비트선(Bit Line)에 리드 데이타가 도달하고 감지 증폭기 조절회로가 동작하여 전류를 공급하게 되면 감지 증폭기는 비트선의 리드데이타를 증폭하게 되는데, 이때 소모되는 전력은 전체 메모리 소자가 동작할 때 소모되는 전력의 50% 이상을 소모하게 되고 또, 메모리 소자가 어느 정도 빨리 리드데이타를 리드하느냐는 비트선 감지 증폭기의 동작속도에 의해 좌우된다.In general, when reading data storing a cell of a semiconductor memory device, when the read data reaches the bit line and the sense amplifier control circuit operates to supply current, the sense amplifier reads the bit line. In this case, the power consumed consumes more than 50% of the power consumed when the entire memory device operates, and how fast the memory device reads the read data is the operating speed of the bit line sense amplifier. Depends on.
그러므로, 반도체 메모리 소자를 설계하는데 있어서, 상기의 감지 증폭기가 적정한 속도로 동작할 수 있도록 감지 증폭기 조절부를 제어하는 것이 중요하다.Therefore, in designing a semiconductor memory device, it is important to control the sense amplifier controller so that the sense amplifier can operate at an appropriate speed.
이하, 제1a도를 참조하여 종래의 감지 증폭기 조절회로를 설명하기로 한다.Hereinafter, a conventional sense amplifier adjusting circuit will be described with reference to FIG. 1A.
제1a도에 도시된 바와같이 종래의 감지 증폭기 조절회로는 PMOS트랜지스터 MP11와 NMOS트랜지스터 MN11으로 구성되어 있으며, MP11의 게이트가 로우(Low)레벨, MN11의 게이트가 하이(High)레벨일때 감지 증폭기(1)과 연결된 노드 A, B를 로우와 하이레벨로 전이시켜 감지증폭기(1)를 동작시키는 구조로 되어있다.As shown in FIG. 1A, a conventional sense amplifier control circuit is composed of a PMOS transistor MP11 and an NMOS transistor MN11, and when the gate of MP11 is at a low level and the gate of MN11 is at a high level, Node A and B connected to 1) are transferred to the low and high level to operate the sense amplifier 1.
따라서, 노드 A, B가 로우, 하이레벨로 전이하게되면 제1b도에 도시된 감지 증폭기가 동작하여 메모리셀(20)에 저장된 데이타가 하이데이타이면 두개의 비트선 BL,을 하이, 로우레벨로 증폭시키고, 저장된 데이타가 로우데이타이면 비트선 BL,를 로우, 하이레벨로 증폭하므로써 메모리셀(20)의 데이타를 리드하게 되는 것이다.Therefore, when the nodes A and B transition to the low and high levels, the sense amplifier shown in FIG. 1B operates to display two bit lines BL, when the data stored in the memory cell 20 is high data. Amplify to high and low levels, and if the stored data is low data, then the bit lines BL, By amplifying the low and high levels, the data of the memory cell 20 is read.
그러나, 상기의 제1a도에 도시된 것처럼 두개의 트랜지스터 MP11과 MN11만으로 이루어진 감지 증폭기 조절회로는 감지 증폭기(1)를 동작시키는 트랜지스터 MN11은 턴-온(Turn-On)시키기 위해, 외부전원 Vcc가 MN11의 데이타에 인가되게 되는데 실제 메모리 소자의 외부전원 Vcc은 항상 일정하지 않고 변화하므로 예를들면, 5V동작시 7V 내지 8V까지 높은 전압이 인가되므로, 이에 따라 트랜지스터 MN11의 게이트 전압이 변화하여 MN11을 통해 흐르는 전하의 양이 변화되게 되어 감지 증폭기(1)의 동작속도를 일정하게 유지시키지 못하게 된다.However, two of the transistors MP11 and sense consisting of only MN11 amplifier regulation circuit transistor MN11 is turned to operate the sense amplifier (1) as shown in the above claim 1a even-to-on (Turn-On), an external power supply V cc Is applied to the data of MN11, but the external power supply V cc of the actual memory device is not always constant and changes. For example, since a high voltage is applied from 7V to 8V during 5V operation, the gate voltage of transistor MN11 is changed accordingly. The amount of charge flowing through the MN11 is changed so that the operating speed of the sense amplifier 1 cannot be kept constant.
따라서, 제2도에 도시된 바와같이, 외부전원 Vcc가 높아지면 감지시간 t1이 빨라져서 전류가 트랜지스터 MN11을 통해 많이 흐르게 되므로, 노이드(Noise)가 발생하여 메모리소자의 신뢰성을 저하시키게 되고, 반대로 외부전원 Vcc가 낮아지면 데이타를 감지하는데 소요되는 시간 t2가 길어져서 원하는 시간 내에 데이타를 리드할 수가 없게되는 문제점이 발생하게 된다.Therefore, as shown in FIG. 2, when the external power supply V cc is increased, the detection time t 1 is increased so that a large amount of current flows through the transistor MN11, so that a noise occurs to deteriorate the reliability of the memory device. On the contrary, when the external power supply V cc is lowered, the time t 2 required to detect the data becomes long, which causes a problem that the data cannot be read within a desired time.
즉, 종래의 감지 증폭기 조절회로를 사용할 경우 외부전원 Vcc의 높고 낮음에 따라 메모리 소자의 특성이 변화하여 소자의 신뢰성에 문제가 셍기게 된다.That is, in the case of using the conventional sense amplifier control circuit, the characteristics of the memory device change according to the high and low external power supply V cc , which causes a problem in the reliability of the device.
그러므로, 상기의 문제점을 제거하기 위해 감지 증폭기 조절회로의 감지 증폭기 조절부의 게이트에 외부 전원을 직접 인가하지않고, 외부전원 Vcc의 변화에도 항상 일정한 전압이 감지 증폭기 조절회로의 감지 증폭기 조절부의 게이트에 인가되도록 회로를 구현하는데에 본 발명의 목적이 있다.Therefore, the gate sense amplifier control without applying an external power source directly to the gate sense amplifier control portion of the circuit, an external power supply V cc of even always a constant voltage sense amplifier control circuit sense amplifier control portion of the change in order to remove the above problems It is an object of the present invention to implement a circuit to be applied.
이하, 도면을 참조하여 본 발명의 감지 증폭기 조절회로를 설명하기로 한다.Hereinafter, the sense amplifier control circuit of the present invention will be described with reference to the drawings.
제3도는 본 발명의 감지 증폭기 조절회로의 구성을 도시한 블럭도로서, 외부전원 Vcc가 변화하더라도 항상 일정한 기준전압 VA를 출력하는 기준전압 발생회로(12)와 상기의 기준전압 발생회로(12)의 출력인 기준전압 VA를 입력으로 하여 일정한 전류를 감지 증폭기 조절부(14)에 공급하는 전류조절회로(13)와 상기의 전류조절회로(13)와 연결되어, 인에이블시에 항상 일정한 전하를 흘리므로써, 일정한 속도로 감지 증폭기(11)를 동작시키는 감지 증폭기 조절부(14)로 이루어져 있다.3 is a block diagram showing the configuration of the sense amplifier control circuit of the present invention, wherein the reference voltage generator 12 and the reference voltage generator circuit 12 always output a constant reference voltage V A even when the external power supply V cc changes. It is connected to the current control circuit 13 which supplies a constant current to the sense amplifier control unit 14 with the reference voltage V A which is the output of 12) as an input, and is always enabled at the time of enable. It is composed of a sense amplifier control unit 14 for operating the sense amplifier 11 at a constant speed by flowing a constant charge.
제4도는 본 발명의 제1실시예를 도시한 상세도로서, 제3도에서 설명한 기준전압 발생회로(12)와 전류 조절회로(13)를 감지증폭기 조절부(14)에 포함하여 감지 증폭기 조절회로를 구현한 것이다.FIG. 4 is a detailed view showing a first embodiment of the present invention, in which the reference amplifier generator 12 and the current control circuit 13 described in FIG. 3 are included in the sense amplifier control unit 14 to adjust the sense amplifier. The circuit is implemented.
기준전압 발생회로(12)의 출력전압 VA는 외부전원 Vcc나 온도 등에 영향을 받지 않고 항상 일정한 전압을 유지하며, 기준전압 VA가 일정하면 전류조절회로(13)의 NMOS트랜지스터 MN41의 게이트전압이 일정하게 되고, 그에 따라 MN41을 통해 흐르는 전류가 항상 동일하게 된다. 왜냐하면, MN41에 흐르는 전류는(Vgs-VT)2에 비례하게 되는데, 여기서 Vgs는 MN41의 게이트와 소오스 사이의 전압차인데 소오스는 Vss레벨을 유지하고 있으므로 Vgs는 VA와 동일한 전압레벨로 일정하고, VT는 트랜지스터 MN41의 문턱전압으로 항상 일정하기 때문에 상기의 (Vgs-VT)2에 비례하는 전류(I)의 양은 일정하게 되는 것이다.The output voltage V A of the reference voltage generating circuit 12 is always maintained at a constant voltage without being influenced by an external power supply V cc or temperature. If the reference voltage V A is constant, the gate of the NMOS transistor MN41 of the current regulation circuit 13 is constant. The voltage is constant, so that the current flowing through the MN41 is always the same. Because the current flowing in MN41 is proportional to (V gs -V T ) 2 , where V gs is the voltage difference between the gate and the source of MN41, and the source maintains the V ss level, so V gs is the same voltage as V A. Since the level is constant and V T is always constant at the threshold voltage of the transistor MN41, the amount of current I proportional to (V gs -V T ) 2 is constant.
트랜지스터 MN41으로 흐르는 전류가 일정하면 PMOS트랜지스터 MP42에 흐르는 전류도 일정하게 되고, 또한 PMOS트랜지스터 MP42와 MP43의 게이트가 서로 연결되어 있어서 MP42와 MP43의 게이트전압이 동일하게 각각의 소오스가 PMOS트랜지스터 MP41의 드레인에 연결되어 있으므로 MP42와 MP43의 Vgs가 동일한 전압을 갖게된다.If the current flowing to the transistor MN41 is constant, the current flowing to the PMOS transistor MP42 is also constant, and the gates of the PMOS transistors MP42 and MP43 are connected to each other, so that the sources of the PMOS transistor MP41 are drained so that the gate voltages of the MP42 and MP43 are the same. Connected to, the V gs of MP42 and MP43 have the same voltage.
따라서, MP42와 MP43의 트랜지스터 사이즈가 동일하면 MP42와 MP43에 흐르는 전류도 동일하게되고 또한, NMOS트랜지스터 MN42로 흐르는 전류도 외부전원에 영향을 받지않고 MP43에 흐르는 전류와 동일하게 된다.Therefore, if the transistor sizes of MP42 and MP43 are the same, the current flowing through MP42 and MP43 is the same, and the current flowing through the NMOS transistor MN42 is the same as the current flowing through MP43 without being influenced by an external power supply.
그리고, 상기의 MP42와 MP43의 경우와 같이 NMOS트랜지스터 MN42, MN43도 똑같은 구조로 되어있으므로, 결론적으로 감지 증폭기 조절부인 MN43에 흐르는 전류도 MN42와 트랜지스터 사이즈가 동일한 경우에는 같은 양이 흐르게 되는 것이다.As in the case of MP42 and MP43, the NMOS transistors MN42 and MN43 have the same structure. Consequently, the current flowing through the sense amplifier control unit MN43 also flows in the same amount when the transistor size is the same as MN42.
그러므로, 트랜지스터의 사이즈를 적절하게 조정해 주면 원하는 시간에 노드 A의 전압레벨을 Vcc로 떨어뜨려 감지 증폭기(11)를 동작시킬 수 있게 된다.Therefore, if the size of the transistor is properly adjusted, the sense amplifier 11 can be operated by dropping the voltage level of the node A to V cc at a desired time.
회로도에 도시된 NMOS트랜지스터 MN44는 클럭신호 ø2에 의해 제어되어 스탠바이(Standby) 상태에서 게이트 노드가 Vss상태를 유지하므로써, 감지 증폭기(11)가 동작하지 못하도록 하는 역할을 한다.The NMOS transistor MN44 is shown in the schematic By controlled by the clock signal ø2 in standby (Standby) state, the gate node holding the V ss state and serves to prevent the sense amplifier 11 operates.
또한, PMOS트랜지스터 MP41은 클럭신호 ø1에 의해 제어되며 액티브(Active)상태에서만 전류조절회로(13)로 전하를 공급해주는 역할을 한다.In addition, the PMOS transistor MP41 is controlled by the clock signal ø1 and serves to supply charge to the current control circuit 13 only in an active state.
제5도는 본 발명의 제2실시예를 도시한 상세도로서, 감지 증폭기는 조절부인 NMOS트랜지스터 MN55의 게이트를 조절하는 것은 제4도에 설명한 바와 동일하며, 또하나의 감지 증폭기 조절부인 PMOS트랜지스터 MP52의 게이트를 조절하여 노드 B에 전하를 공급하도록하는 전류조절회로를 포함하여 구현한 것을 도시한 것이다.FIG. 5 is a detailed view showing a second embodiment of the present invention, in which the sense amplifier adjusts the gate of the NMOS transistor MN55, which is an adjusting unit, as described in FIG. 4, and another sense amplifier adjusting unit is a PMOS transistor MP52. It shows an implementation including a current control circuit for supplying charge to the node B by controlling the gate of.
클럭신호 ø3가 액티브 상태에서, 하이레벨로 인에이블되면 기준전압 발생회로(12)의 출력 VA에 의해 전류조절회로(15)의 NMOS트랜지스터 MN51에 일정한 전류가 흐르는 동시에 PMOS트랜지스터 MP51에도 동일한 전류가 흐르게 되며, PMOS트랜지스터 MP51과 MP52의 사이즈가 동일하면 같은 양의 전류가 MP52에도 흐르게 되어 감지 증폭기(11)에 전하를 공급하게 된다.When clock signal ø3 is active and enabled at a high level, a constant current flows through the NMOS transistor MN51 of the current regulation circuit 15 by the output V A of the reference voltage generation circuit 12, and the same current also applies to the PMOS transistor MP51. When the PMOS transistors MP51 and MP52 have the same size, the same amount of current flows in the MP52 to supply charge to the sense amplifier 11.
이상으로 제3도 내지 제5도에서 설명한 본 발명의 감지 증폭기 조절회로의 갖는 메모리 소자를 구현하게 되면, 외부전원 Vcc에 의해 감지 증폭기의 동작 속도가 변화하는 종래의 기술에 비해 외부전원 Vcc가 변화하더라도 감지 증폭기의 동작속도가 항상 동일하므로 불필요한 많은 전류의 흐름으로 인해 메모리 소자내의 동작 전압 변화가 크게 발생하여 신뢰성이 저하되는 것을 막을 수 있을 뿐만아니라, 메모리소자의 동작 속도도 넓은 범위의 Vcc에서 안정되게 유지되므로 메모리 소자의 특성을 향상시킬 수 있게 된다.As described above, when the memory device having the sense amplifier control circuit of the present invention described with reference to FIGS. 3 to 5 is implemented, the external power supply V cc is compared with the conventional technology in which the operating speed of the sense amplifier is changed by the external power supply V cc. Although the operating speed of the sense amplifier is always the same, the change of operating voltage of the memory device can be prevented from occurring due to a large amount of unnecessary current, which can prevent the reliability from deteriorating. Since it remains stable at cc , it is possible to improve the characteristics of the memory device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026716A KR950005574B1 (en) | 1992-12-30 | 1992-12-30 | Sense-amplifier control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026716A KR950005574B1 (en) | 1992-12-30 | 1992-12-30 | Sense-amplifier control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016248A KR940016248A (en) | 1994-07-22 |
| KR950005574B1 true KR950005574B1 (en) | 1995-05-25 |
Family
ID=19347851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026716A KR950005574B1 (en) | 1992-12-30 | 1992-12-30 | Sense-amplifier control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005574B1 (en) |
-
1992
- 1992-12-30 KR KR1019920026716A patent/KR950005574B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016248A (en) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0133942B1 (en) | Semiconductor integrated circuit | |
| US6661279B2 (en) | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage | |
| KR0140351B1 (en) | Dynamic memory device having a plurality of internal power sources | |
| US5656946A (en) | Mode-selectable voltage driving circuit for use in semiconductor memory device | |
| KR100577560B1 (en) | semiconductor memory device having internal circuit responding to temperature sensing data | |
| US5046052A (en) | Internal low voltage transformation circuit of static random access memory | |
| KR940009835B1 (en) | On-chip voltage regulator and semiconductor memory device | |
| US5430682A (en) | Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant | |
| US6313694B1 (en) | Internal power voltage generating circuit having a single drive transistor for stand-by and active modes | |
| US5804893A (en) | Semiconductor device with appropriate power consumption | |
| US5973484A (en) | Voltage regulator circuit for semiconductor memory device | |
| US5295112A (en) | Semiconductor memory | |
| KR19990084474A (en) | Cell structure of low power static RAM | |
| US20050206466A1 (en) | Refresh oscillator | |
| KR100401392B1 (en) | Voltage regulating circuit and method thereof, regulated voltage regulating circuit and memory circuit | |
| KR950005574B1 (en) | Sense-amplifier control circuit | |
| JPH05334879A (en) | Semiconductor memory | |
| KR20030097024A (en) | Internal voltage generating circuit capable for use of array of supplying stable output voltage regardless of external input voltage | |
| KR0121778B1 (en) | Driving for sensing amplifier | |
| JP3633996B2 (en) | Semiconductor device | |
| KR0172371B1 (en) | Source voltage generation circuit of semiconductor memory device | |
| US6060944A (en) | N-channel voltage regulator | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| KR910001068B1 (en) | Pocoer supply for memory devices | |
| KR19990081305A (en) | Reference voltage generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040326 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |