KR950005231B1 - 도형 처리장치 - Google Patents

도형 처리장치 Download PDF

Info

Publication number
KR950005231B1
KR950005231B1 KR1019880003641A KR880003641A KR950005231B1 KR 950005231 B1 KR950005231 B1 KR 950005231B1 KR 1019880003641 A KR1019880003641 A KR 1019880003641A KR 880003641 A KR880003641 A KR 880003641A KR 950005231 B1 KR950005231 B1 KR 950005231B1
Authority
KR
South Korea
Prior art keywords
data
pixel
address information
word
color
Prior art date
Application number
KR1019880003641A
Other languages
English (en)
Other versions
KR880011647A (ko
Inventor
시게루 마쓰오
고요 가쓰라
쥰 사또
다까시 소네
마사까뚜 요꼬야마
Original Assignee
가부시기가이샤 히아찌세이사꾸쇼
미다 가쓰시게
히다찌 엔지니어링 가부시기가이샤
야마자끼 세이죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62078195A external-priority patent/JP2575695B2/ja
Priority claimed from JP62116870A external-priority patent/JP2511966B2/ja
Priority claimed from JP62171032A external-priority patent/JP2583515B2/ja
Application filed by 가부시기가이샤 히아찌세이사꾸쇼, 미다 가쓰시게, 히다찌 엔지니어링 가부시기가이샤, 야마자끼 세이죠 filed Critical 가부시기가이샤 히아찌세이사꾸쇼
Publication of KR880011647A publication Critical patent/KR880011647A/ko
Application granted granted Critical
Publication of KR950005231B1 publication Critical patent/KR950005231B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

도형 처리장치
제1도는 본 발명의 도형처리장치를 적용한 시스템의 전형적인 예를 나타낸 전체구성도.
제2도는 본 발명에 의한 도형처리장치의 일실시예의 상세구성을 나타낸 블럭도.
제3도 내지 제6도는 제2도에 있어서의 도형처리장치의 더욱 상세한 구성을 나타낸 블럭도.
제7a도 내지 제7e도는 그래픽모드에 있어서의 표시용 메모리의 비트구성을 나타낸 레이아우트도.
제8도는 제7도의 각 모드를 선택하는 레지스터의 구성도.
제9a도 내지 제9e도는 제7도의 각모다에 대응하는 화소 어드레스의 구성을 나타내는 레이아우트도.
제10도는 도형데이터 전송처리의 개념도.
제11도는 도형데이터의 고속전송 처리를 설명하기 위한 설명도.
제12도는 묘화(描畵)모드 레지스터의 구성도.
제13도는 색 비교모드의 조건을 나타낸 설명도.
제14도는 연산모드의 내용을 나타낸 설명도.
제15도는 컬러 비교기의 상세 구성을 나타낸 블럭도.
제16도는 컬러모드의 흑백모드를 선택하는 레지스터의 구성도.
제17도는 2치와 전송처리의 설명도.
제18도는 다치화 전송처리의 설명도.
제19도는 본 발명의 다른 실시예에 있어서의 연산장치의 기능 블럭도.
제20도는 제19도에 나타낸 각 기능 블럭을 실현하기 위한 하드웨어구성을 나타낸 블럭도.
제21도는 전송원영역의 정의등을 위한 설명도.
제22도는 전송선 영역의 정의등을 위한 설명도.
제23도는 확대축소시의 전송원 좌표와 전송선 좌표와의 대응관계를 나타낸 설명도.
제24도는 제20도의 ROM에 기억하는 보간테이블과 공지의 16분할 테이블과 의 대비를 나타낸도.
제25a도 내지 제25c도는 제24도의 보간 테이블의 ROM에의 기억방법을 나타낸도.
제26도는 보간 테이블의 일예를 나타낸도.
제27도는 제26도에 포함되는 하나의 보간테이블의 상세한 개념적 포맷을 나타낸 설명도.
제28도는 제27도에 대응하는 실제적인 보간 테이블의 데이터 패턴을 나타낸 설명도.
제29도는 화상데이터 2치와 기능의 일예를 나타낸도.
제30a도, 제30b도는 보간 처리 동작의 일예를 나타낸 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 도형처리장치 20 : 제어장치
30 : 연산장치 40 : 표시용 메모리
50 : 표시변환장치 60 : 표시장치
본 발명은 비트맵 방식의 도형처리장치에 관한 것으로, 특히 표시용 메모리 내에서 도형데이터의 전송처리, 변환처리를 행하는데 적합한 도형처리장치에 관한 것이다.
종래 도형처리 기능을 집적회로에 의하여 실현할 도형처리장치로서는 예를들면 미국특허출원 727,850(1985. 4. 26출원) 및 미국 특허출원 686,039(1984. 10. 24출원)에 개시되어 있다. 이들 출원에 있어서의 도형처리장치에 있어서의 1화소의 도형데이터를 복수 비트로 표현하도록 구성된 것이다.
그러나 일반적으로 도형처리장치가 처리하는 경우의 데이터는 예를들면 1웨드= 32비트 라는 1워드단위로 처리하는 구성의 것이 많다. 그리고 1화소를 표헌하는 비트수는 이 1워드의 비트수보다 적은 경우가 많다. 따라서 1화소가 4비트로 구성되는 도형데이터를 1워드가 32비트의 도형처리장치로 처리하는 경우는 1워드중에 최대로 8화소분의 도형데이터를 포함시켜 처리할 수 있게된다.
그러나 상기 미국 특허출원 727,850에 개시된 도형처리장치에서는 1워드가 32비트 구성 이더라도 1화소단위로 도형데이터를 처리하기 때문에 1워드중의 연속된 화소의 도형데이터를 판독 기입하거나, 전송하는 경우에도 그 화소수에 따른 회수만큼 판독 기입동작 혹은 전송동작을 반복하지 않으면 않되게 된다. 이때문에 도형데이터를 기억한 표시메모리의 억세스 회수가 증가하여 처리속도가 저하되어 버린다는 문제가 있었다.
한편 이 종류의 도형어리 장치에는 도형을 컬러나 다계조(多階調)로 표시하는 경우가 많으나 이와 같은 컬러등의 도형데이터를 흑/백 인자형식의 프린터에 출력하여 묘화(描畵)시키는 경우 도형데이터를 흑/백의 2치의 도형데이터로 변환할 필요가 있다. 반대로 도형처리장치의 도형이 흑/백 표시이고, 프린터가 컬러인자형식인 경우에는 흑/백 도형데이터를 다계조의 도형데이터로 변환할 필요가 있다.
이와 같은 데이터 변환처리는 종래 소프트 웨어처리에 의하여 1화속씩 처리해가는 방법이 취해지고 있으나, 이 방법에 의하면 1화소당의 처리에 수 ㎲∼수㎲를 필요로 하기 때문에 전화소의 데이터 변환을 종료하기 까지는 방대한 시간이 걸린다는 문제가 있었다.
한편, 종래부터 원화상 데이터에 보간(補間)처리를 행하면서 원화데이터의 확대, 축소, 회전등을 행하는 도형처리장치가 알려져 있다. 종래 화상데이터의 확대, 축소에 있어서의 보간처리는 예를들면 정보처리 학회 논문지 제26권 5호(1985년 발행)「2치 화상의 각종 확대/축소 방식의 성능 평가와 처리속도 계량방식」(p920∼925)에 기재된 바와 같이 2치화상의 보간처리를 행하는 것이 알려져 있다. 상기 공지예에 의하면 전송원 징수(轉送元 整數) 좌표간격을 X방향 및 Y방향으로 각각 분할하고, 전송선(先)좌표에 대응하는 중간 좌표위치와 그 중간 좌표의 주위 4점의 화소가 흑 또는 백으로 결정되는 보간 데이터를 미리 테이블화 해두어 처리의 고속화가 도모되고 있었다.
상기 종래 기술은 2치로 이루어진 화상데이터(모노크로화상데이터)의 보간에 관한 것으로, 1화소를 복수의 비트로 표현하는 컬러화상의 보간에 대하여 배려가 되어 있지 아니하여 컬러화상의 확대, 축소의 보간처리를 행하는 경우에는 CPU등의 소프트웨어처리로 행하게되어 고속화에 대한 문제가 있었다.
본 발명의 제1목적은 도형데이터를 고속으로 처리할 수 있는 도형처리장치를 제공하는데 있다.
본 발명의 제2의 목적은 컬러로 부터 흑/백 또는 그반대의 도형데이터의 변환을 고속으로 행할 수 있는 도형처리장치를 제공하는데 있다.
본 발명의 제3목적은 컬러데이터로 표현된 문자가 도형을 확대, 축소 처리할때의 보간처리를 고속으로 행하는데 있다.
본 발명의 상기 제1의 목적은 표시용 메모리에 대한 제2의 어드레스 정보와 이 제2의 어드레스 정보에 의하여 지정되는 1워드중의 화소위치를 지정하는 제2의 화소어드레스정보를 기억하는 제2의 유니트와 연속하는 2워드중에 포함되는 복수화소의 도형데이터를 시프트시켜 연속하는 1워드상당의 도형데이타로서 추출하는 제3의 유니트와, 1워드중에 포함되는 화소수에 따라 화소단위로 1워드분을 동시에 묘화연산을 행하는 제4유니트를 설치하므로서 달성된다. 즉, 제3도의 유니트는 제1의 어드레스 정보에 의하여 독출되는 전송원의 도형데이터를 시프트하여 제2의 어드레스 정보로 지정되는 전송선의 도형데이터와 그 화소위치가 일치한 1워드의 도형데이터로로서 추출한다. 따라서 제4도의 유니트에서는 제2의 어드레스 정보로 지정되는 전송선의 어드레스의 도형데이터를 1워드 단위로 동시에 처리할 수가 있다. 즉, 전송원의 도형데이터가 연속하는 2워드에 걸쳐있는 경우에도 전송원의 도형데이터를 한번의 독출로 1워드 단위로 한번에 처리할 수 있다.
본 발명의 제2의 목적의 하나인 컬러로 부터 흑/백으로의 도형데이터의 변환은 상기 제1의 목적 달성을 위한 구성에 부가하여 소정의 묘화데이터를 기억하는 제6도의 유니트와 상기 제4의 유니트에 대하여 소정의 1비트만 묘화연산을 실행시키는 제7도의 유니트를 설치함으로서 달성된다. 다시 흑/백으로 부터 컬러에의 도형데이터의 변환은 상기 제1의 목적 달성을 위한 구성에 부가하여 1비트의 도형데이터를 복수비트로 확장하는 확장유니트와, 흑/백의 도형데이터의 각각 대응하는 컬러도형데이터를 기억하는 기억유니트와, 상기 확장에 의하여 확장된 도형데이터에 따라 상기 기억 유니트에 기억된 컬러도형데이터를 비트단위로 선택 출력하는 출력유니트를 설치함으로서 달성된다. 도형데이터의 컬러로 부터 흑/백으로의 변환을 행하는 경우에는 제5의 유니트가 제6유니트에 기억된 묘화데이터를 참조하여 컬러도형데이터를 흑/백 도형데이터로 변환하고, 그 변환후의 데이터를 제4의 유니트가 제7도의 유니트에서 지정딘 비트에 대해서만 출력하고, 표시 메모리에 기입한다. 이에 의하여 컬러로 부터 흑/백으로의 데이터 변환을 행하면서 전송선의 어드레스에 전송할 수가 있다. 또, 흑/백으로 부터 컬러에의 변환을 행하는 경우에는 확장 유니트가 1비트의 도형데이터 복수비트의 도형데이터로 확장하고, 기억유니트에 의하여 컬럽도형데이터를 인출시킨다. 이 컬럽도형데이터는 제4의 이니트에 의하여 표시용 메모리에 기입된다. 따라서, 흑/백으로부터 컬러에의 데이터 변환을 행하면서 전송선의 어드레스에 전송할 수가 있다.
따라서, 연속하는 2워드에 걸쳐진 도형데이터를 흑백으로부터 컬러 또는 컬러로부터 흑백으로 한번에 변환할 수가 있다.
본 발명의 제3의 목적은 전송원 좌표를 기억하는 제1의 유니트와, 전송원 좌표 간격을 X방향 및 Y방향으로 각각 분할한 중간점을 기억하는 제2의 유니트와 전송선좌표를 기억하는 제3의 유니트와, 전송선 좌표로부터 컬러데이터를 독출하여 소정의 조건으로 2치화 하는 제4의 유니트와, 전송선 좌표에 대응하는 전송원 좌표 상기 제2의 유니트가 나타내는 중간좌표이었을 경우에는 그 중간좌표의 주위 4점의 화소를 독출하고, 상기 제4도의 유니트에 의하여 각각 2치화하고, 상기 2치화된 4점의 정보와, 상기 제2의 유니트에서 산출된 중간 좌표점에 의하여 상기 주위 4점의 어떤 화소를 전송할 것인가를 정하는 정보를 테이블화 해두는 제5의 유니트를 설치하므로서 달성된다. 도형처리장치 내장의 묘화프로세서에 설치한 화상데이터의 2치화기능은 화상데이터를 기억하는 프레임, 버퍼로부터 읽어넣은 화상데이터를 도형처리장치의 이용자가 값을 결정하는 맵핑, 컬러 레지스터의 값과 비교하고, 비교의 결과를 0 또는 1로 한다. 0 또는 1을 테이블 ROM에 기억시키는 16종류의 보간 테이블의 독립(Read in)에 필요한 어드레스의 산출에 사용한다. 보간테이블은 화상 편집처리에 있어서의 좌표연산에서 좌표가 CRT상에 존재하는 화소와 화소의 사이에 위치했을 경우에 화상데이터 연산에 사용하는 1화소를 주위의 4화소로부터 선택하기 위하여 사용한다. 이 때문에 4화소가 포위하는 영역을 가로, 세로 각각 4분할하여 합계 16분할 한다. 15분할에 의한 소영역에 주위의 4화소를 지정하는 번호를 붙여 좌표를 포함하는 소영역의 번호로 화소중으로부터 1화소를 지정한다.
제1도는 본 발명에 관한 도형처리장치가 적용되는 시스템의 전형예의 전체 구성을 나타낸 블럭도이다.
제1도에 있어서, 도형처리장치(10)는 표시용 메모리(40)내의 도형데이터의 기입, 재기입 및 독출을 제어하는 연산장치(30)와, 그 연산장치(30)를 일정한 순서로 제어하는 제어장치(20)로 구성되어 있다. 이 도형처리장치(10)에 의하여 표시용 메모리(40)로부터 독출된 표시용 도형데이터는 표시 변환장치(50)에 의하여 영상신호로 변환되어 표시장치(60)에 표시된다.
제어장치(20)에 의하여 제어되는 연산장치(30)는 표시용 메모리(40)의 메모리 어드레스 정보와 1워드의 도형데이터의 화소위치를 지정하는 화소 어드레스 정보로 이루어진 어드레스 정보를 순차 산출하고, 그 산출된 어드레스에 있어서의 1워드의 데이터를 독출하고, 그 독출된 도형데이터에 대하여 1화소만을 재기입하는(바꿔쓰는) 경우는 상기 화소 어드레스 정보를 디코드하여 형성한 지정 화소위치 정보에 의하고 또 1워드중의 전(全) 비트를 재기입하는 경우는 상기 메모리 어드레스 정보에 의하여 그 도형의 소정의 화소의 비트만 또는 그 도형데이터의 1워드의 전비트에 대하여 묘화 리산술 연산을 행하고 그 연산결과를 다시 상기 표시용 메모리(40)에 기입한다.
CPU(70)는 도형처리장치(10)에 대한 명령 또는 파라미터 등을 전송하고 도형처리장치(10)를 제어한다.
제2도는 제1도에 나타낸 도형처리장치(10)의 상세구성을 나타낸 블럭도이고, 발명의 일실시예에 있어서의 구성도이다. 이것은 도형데이터를 고속으로 처리할 수 있게 한 것으로 컬러로부터 흑/백 또는 그 반대로 도형데이터 변환을 할 수 있도록 구성한 것이다.
도면에 있어서 제어장치(20)는 논리 마이크로 프로그램메모리(210)와 논리 마이크로 명령 레지스터(260)와, 논리 마이크로 프로그램 ROM어드레스 레지스터 (LRAR)(220)와 어드레스 잉크리멘터(INC)(230)와, 스택(240)와 명령 레지스터(250)와 논리 마이크로 명령 디코더(270)와 명령 제어 레지스터(240)와, 물리(物理)마이크로 프로그램메모리(100)와, 물리 마이크로 프로그램 ROM 어드레스 레지스터(PRAR) (110)와 물리 마이크로 명령 레지스터(120)와, 물리 마이크로 명령 디코더로 구성되어 있다.
또, 연산장치(30)는 연산제어장치(300)와, FIFO 메모리(350) 및 내부 RMA( 340)으로 구성되어 있다. 그 중, 연산제어장치(300)는 논리 어드레스 연산부(310)와, 물리 어드레스 연산부(320)와, 컬러 데이터 연산부(330)로 구성되어 있다.
상기 논리 어드레스 연산부(310)에서는 주로 묘화알고리즘에 따라 묘화점이 화면중의 어디에 있는가를 연산하고, 물리 어드레스 연산부(320)에서는 표시용 메모리 (40)의 필요한 어드레스를 연산하고 컬러데이터 연산부(330)를 표시용 메모리(40)에 기입하는 컬러데이터를 연산한다.
다음에 연산제어장치(300)의 각 부의 구체적 구성에 대하여 설명한다.
제3도는 논리 어드레스 연산부(310)의 상세를 나타낸 블럭도이고, FIFO 버퍼 (3101)와, 범용 레지스터군 (TROX,TROY,TRIX,TRIY,TR2X,TR2Y,TR3X,TR3Y) (3102)와 묘화좌표를 지정하는 전송원 좌표 카렌트포인터(CPDX)(3103) 및 (3104) (CPDY)와, 전송원 좌표를 지정하는 전송원 좌표 카렌트포인터 (CPSK)(3105) 및 (3106)(CPSY)와, 영역관리 레지스터(XMIN)(3107),(3108) (YMZN), (3111) (XMAX), (3112)(YMAX)와, 영역판정 비교기(ACMPN)(3109) 및 (3110)(ACMPX)와 종료점 레지스터(XEND)(3113) 및 (3114)(YEND)와, 종료판정 비교기(ECMP)(3115)와, 소오스래치(SFT,HEXSPT,SLAV)(3117) 및 (SLAV)(3116)와, 산술논리 연산기(ALU)(3116)와 디스티네이션(수신지 : destination)래치(DLA)(3119)와, 정수발생기(LITERAL) (3123)과 독출버스(UBA,VBA)(3120,3121)과, 기입버스(3122)를 구비하고 있다.
제4도는 물리어드레스 연산부(320)위 상세를 나타낸 블럭도이다. 이 도면에 있어서, 내부 RAM 버버(RBUF)(3204)와, 범용 레지스터군(TDRO,TDR1,TDR2,TDR3) (3205,3206,3207,3208)과 묘화좌표계의 메모리 어드레스를 기억하는 레지스터(DRA D)(3212)와 전송원 좌표계의 메모리 어드레스를 기억하는 레지스터(DRAS)(3213)와, 도형의 색칠한 모양을 기억하는 패턴좌표계의 메모리 어드레스를 지정하는 레지스터 (PTNA)(3214)와, 굵은선 묘화를 위한 펠(PEL:화소)영역을 지정하는 레지스터(PLA)( 3215)와, 범용레지스터(TA0,TA1)(3216,3217)와, 묘화좌표계의 메모리폭을 기억하는 레지스터(CMWD)(3218)와, 전송원 좌표계의 메모리폭을 기억하는 레지스터(CMWS) (3219)와, 패턴 좌표계의 메모리폭을 기억하는 레지스터(PMW)(3220)와 패턴제어레지스터(PS,PE,PP)(3221,3222,3223)와 패턴카운터(PCNT)(3224)와, 소오스래치(SLBU )(3225), (SLBV)(3226)과 산술연산기(AU)(3227)와, 배럴 시프터(BRLSFT)(3228)와 데이터 확장기(DE)(3229)와, 멀티플렉서(MPX)(3230)과, 디스티네이션래치(DLB)(32 31)와 독출버스(UBB,VBB,UBC,BVC)(3232,3233,3235,3236)와 기입버스(WBB,W BC)(3234,3237)와 버스스위치(3201,3202,3203,3209,3210,3211)를 구비하고 있다.
제5도 및 제6도는 컬러데이터 연산부(330)의 상세도이다. 도면에 있어서 컬러데이터 연산부(330)는 멀티플렉서(3304)와 컬러레지스터(CL0,CL1)(3305,3306)와, 색 비교레지스터(CLCMP)(3307)와 에지 컬러레지스터(EDG)(3308)와 묘화모드 레지스터(DM)(3309)와, 마스크레지스터(GMASK,SAMSK,EMASK,TMASK,WMASK)(3311,3312,3313,3314,3315,3316)와, 컬러비교기(3317) 제로플랙확장기(ZE)(3318)와 캐리(Carry)플랙확장기(CE)(3319)와 색비교모드 선택기(CMPMSEL)(3320)과 디스티네이션래치(DLC)(33 21)와, 산술논리 연산기(ALY)(3322)와 기입데이터버퍼(WDBR(M),WDBR(S))(3323, 3324)와, 독출데이터버퍼(RDBR)(3325)와 내부 RAM어드레스 정의(定義)레지스터 (IRAR)(3327)과 일치 검출기 (3328)와 스택영역 정의레지스터(SSDR)(3329)와 일치검출기(3330)와 스택선두어드레스 레지스터(SSAR)(3331)와 메모리 어드레스 레지스터(MAR(M),MAR(S))(3332,3333)와 일치검출기(3334)와 마스크버스(MSKB(3310)와 컬러데이터버스(CLB)(3301)와 독출데이터버스(RDB)(3326)와, 메모리 입출력버스(32 37)와 어드레스 출력버스(3335)와, 메모리 어드레스버스(MAB)(3338)와, 입출력버퍼 (3336) 등을 구비하고 있다.
다음에 상기한 바와 같이 구성된 실시예의 동작에 대하여 설명한다.
먼저, 제1도 및 제2도에 나타낸 CDT는 CPU(70)로부터 보내져오는 명령이나 파라미터이고, FIFO(350)와 명령제어레지스터(280)에 기입된다.
FIFO(350)를 경유하여 명령레지스터(250)에 기입된 명령코드는 논리 마이크로 프로그램(210)을 독출하기 위하여 LRAR(220)에 입력된다. 이 LARR(220)에 설정된 어드레스에 따라 논리마이크로 명령이 독출된다.
이와같이 하여 독출된 논리마이크로 명령은 논리마이크로명령레지스터(260)에 입력된다.
그다음 상기 논리 마이크로 명령은 논리 마이크로 명령디코더(270)에서 디코드되고 논리 어드레스 연산부(310)을 제어하여 논리 어드레스를 산출한다. 한편, 어드레스 인크리멘터(230)에 의하여 LRAR(220)의 값은 갱신되고 그것에 따라 논리 마이크로 명령이 순차적으로 독출된다. 또한 서브루우틴을 사용하는 경우에는 스택(240)에 서브루우틴으로부터의 복귀어드레스가 세트된다.
한편 논리 어드레스에 대응한 물리 어드레스를 산출하기 위하여 논리 마이크로 명령은 물리 마이크로 프로그램(100)을 독출한다. 물리 마이크로 명령은 물리 어드레스 연산부(320)와 컬러데이터연산부(330)을 제어하는 것이다. 논리마이크로 명령의 일부가 PRAR(110)에 입력된고 물리마이크로 명령을 독출하는 어드레스가 된다. 상기 PRAR(110)에 따라 독출된 물리마이크로 명령은 물리 마이크로 명령레지스터(120)에 입력된다. 그 후 상기 물리 마이크로 명령은 물리 마이크로 명령 디코더(130)에서 디코드되어 물리 어드레스 연산부(320)을 제어하고, 물리 어드레스를 산출함과 동시에 그 물리 어드레스에 의하여 표시용 메모리(40)의 도형데이터를 독출하고, 컬러데이터연산부(330)에서 컬러데이터연산을 행하고, 그 연산된 데이터를 표시용 메모리(40)에 기입한다.
다음에 본 실시예에서 사용되는 각 데이터의 비트양식에 대하여 설명한다.
먼저, 그래픽모드에 대하여 설명한다.
본 실시예에서는 제어명령 레지스터(280)에 기억된 그래픽 모드(GBM)의 지정에 따라 5종류의 다른 동작모드를 선택할 수 있다.
제7도 ((a)∼(e)에는 각 모드에 있어서의 표시용 메모리(40)의 1워드의 비트구성이 표시되어 있다.
(a).1비트/화소모드(GBM="0")
이것은 흑백화상과 같이 1화소를 1비트로 표현하는 경우에 사용하는 모드이다. 표시용메모리(40)의 1워드에는 연속하는 32화소의 데이터가 격납되게 된다.
(b).2비트/화소모드(GBM=001)
이것은 1화소를 2비트로 표현하는 것이다. 4색 또는 4계조까지의 표시에 사용할 수가 있다. 따라서 표시용 메모리(40)의 1워드에는 연속하는 16화소의 데이터가 격납되게 된다.
(c).4비트/화소모드(GBM=010)
이것은 1화소를 4비트로 표현하는 것이다. 표시용 메모리(40)의 1워드의 데이터에는 연속하는 9화소의 데이터가 격납되게 된다.
(d).8비트/화소모드(GBM=011)
이것은 1화소를 8비트로 표현하는 것이다. 표시용 메모리(40)의 1워드에는 4화소의 데이터를 격납할 수가 있다.
(e).16비트/화소모드(GBM=100)
이것은 1화소를 16비트로 표현하는 것이다. 표시용 메모리(40)의 1워드가 2화소 데이터에 대응하게 된다.
제8도에 명령 제어 레지스터(280)의 구성을 나타내고 있다.
다음에 화소어드레스에 대하여 설명한다.
제9도는 제7도의 각 모드에 대응하는 화소어드레스를 설명하는 것이다. 물리 어드레스 연산부(320)의 레지스터(DRAD,DRAS,PTNA)(3312,3213,3214)에서는 메모리 어드레스의 하위에 5비트를 부가한 비트어드레스(물리어드레서(WAD)를 관리하고 있다. 하위 5비트의 정보(WAD)는 1워드내의 화소위치를 지정하기 위하여 사용되고, 각 비트/화소모드에 따라 동작한다. 또한 도면에 있어서, "*"표시는 연산에 무관한 비트를 나타내고 있다.
다음에 상기와 같은 회로구성에 있어서 얻어지는 색이나 계조 데이터에 대한 조건부의 묘화연산을 고속처리하는 도형처리 묘화방법에 대하여 설명한다.
제10도는 표시용 메모리(40)내의 전송원좌표계(41)에서 정의되는 4각형 영역의 도형데이터를 묘화좌표계(42)상에 전송하는 상태를 표시용메모리(40)와 좌표계의 대비로 나타낸 것이다. 여기서 전송원 좌표계라함은 레지스터(CPSK)(3105)와 레지스터(CPSY)(3106)으로 표시되는 좌표공간이고, 그 좌표에 대응하는 메모리 어드레스는 레지스터(DRAS)(3213)에서 정의된다. 또 묘화좌표계는 레지스터(CPDX)(3103)와 레지스터(CPDY)(3104)에서 표시되는 좌표공간이고 그 좌표에 대응하는 메모리 어드레스는 레지스터(DRAD)(3212)에서 정의된다.
제11도는 제10도에 나타낸 도형 데이터의 전송 동작을 행하는 경우의 컬러데이터 연산부(330)의 동작을 나타낸 설명도이다.
여기서는 1화8비트 구성으로 하고, 1워드에 4화소를 구성하는 예를 나타낸다. 먼저 전송원 좌표계(41)로부터 데이터를 독출하고, 레지스터(SLBU)(3225)와 레지스터 (SLBU)(3226)에 세트한다. 이 세트데이터는 베럴시프터(BRLSFT)(3228)에 보내지고, 묘화 좌표계(42)상의 비트영역에 맞춘 데이터로서 레지스터(DLB)(3231)에 세트된다. 그 데이터는 컬러비교기(3317)에 보내지고, 색 비교레지스터(CLCMP)(3307)의 데이터와 비교되고 그 비교결과는 색비교 모드 선택기(CMPMSEL(3320)에 세트된다. 여기서 컬러비교기(3317)는 대응하는 비트위치의 화소단위로 비교결과를 출력한다. 그리고 그 비교결과는 ALU (3322)에 대하여 연산을 행할 것인가 또는 묘화좌표계의 데이터를 그대로 통과시키는 무연산으로 할 것인가를 제어하기 위한 비연산(No-operation) 신호(NOP신호)로서 입력된다. 한편, ALU(3322)에서는 상기 레지스터(DLB)(3231)의 데이터와, 묘화좌표계의 데이터간에서 대응하는 비트위치의 화소간의 연산을 행한다. 이때 상기 NOP신호에 의하여 연산이 행해지는 화소와, 묘화좌표계의 데이터가 그대로 통과하는 화소로 제어된다. 이와 같이하여 얻어진 데이터는 묘화좌표계(42)에 다시 기입된다.
제12도는 연산모드 및 색비교모드를 세트하는 묘화모드 레지스터(DM)(3309)의 구성을 나타낸 도이고, CCMPM은 색비교모드를 설정하는 필드이고, 제13도에 나타낸 모드를 선택할 수가 있다. 또, OPM은 연산모드를 선택하는 필드이고, 제14도에 나타낸 모드를 선택할 수 있다.
이상의 동작을 행하므로서 1워드중의 4화소를 동시에 처리할 수가 있어 고속화를 도모할 수가 있다. 그러나 본 발명에서는 1워드중의 화소구성은 제7도에 나타낸 바와 같이 5개의 GBM모드로 구분된다. 따라서 이상 설명한 1워드중의 복수화소 동시 처리를 행하는데는 컬러비교기(3317)와 ALU(3322)를 5세트를 설치하면 된다. 그러나 하드웨어량이 증대하게 된다. 그러므로 본 실시예에서는 컬러비교기(3317)에 대하여 각비트의 캐리어 전송을 제어하는 유니트와 각 비트로부터 출력되는 일치신호를 GBM에 따라 선택하여 화소단위로 확장하는 제로플랙확장기(3318)와, 각 비트로부터 출력되는 캐리어신호를 GBM에 따라 선택하여 화소단위로 확장하는 캐리어플랙확장기 (3319)를 설치하고, 다시 ALU(3322)에 대하여 캐리어 전송을 제어하는 유니트를 설치하고, 5세트의 GBM에 대하여 1종류의 컬러비교기 및 1종류의 ALU에 의하여 1워드중의 복수화소 동시 처리를 행할 수 있게 하고 있다.
제15도는 컬리비교기(3317), 제로플랙확장기(3318), 캐리어플랙확장기(3319) 및 색비교모드 선택기(3320)에 대하여 상세하게 나타낸 것이다. 컬러비교기(3371)는 GBM디코더(1303)에 의하여 1비트 비교기가 32개, 2비트 비교기가 16개, 4비트 비교기가 8개, 8비트 비교기가 4개, 16비트 비교기가 2개중 어느 하나에 설정된다. 제로플랙확장기(3318)는 상기 컬러비교기(3317)의 X신호를 받아 일치 검출을 행하는 기능을 가지나, GMB에 따라 1비트/화소인 때는 그 Z출력에는 X신호를 그대로 출력한다. 또 2비트/화소인 때는 X0와 X1의 논리곱을 취하여 Z0와 Z1에 공통으로 출력하는 방식으로 2비트단위의 일치검출 신호를 출력한다. 마찬가지는 4비트/화소인 때는 4비트단위로 8비트/화소인 때는 8비트단위로 16비트/화소인 때에는 16비트단위로 각각 출력한다. 캐리이플랙 확장기(3319)는 GBM에 따라 1비트/화소인 때는 각 비트의 C신호를 받아 그대로 CE로서 출력한다. 또, 2비트/화소인 때는 CE0와 CE1에는 C1의 신호를 CE2와 CE3에는 C3의 신호가 되도록 컬러비교기(3317)의 2비트단위의 캐리어신호를 출력한다. 4비트/화소인 때는 컬러비교기(3317)의 4비트단위의 캐리어신호를 8비트/화소인 때에는 컬러비교기(3317)의 8비트단위의 캐리어 신호를 16비트/화소인 때에는 컬러비교기(3317)의 8비트단위의 캐리어신호를 각각 출력한다. 색 비교모드선택기(3320)은 제로 플랙확장기(3318)와 캐리어플랙 확장기(3319)가 출력하는 신호에 의하여 제13도에 나타낸 조건에 따라 각 비트별로 1도는 0을 출력하는 회로이다. 제13도의 조건이 성립한 비트는 1이 되고, 성립되지 않는 비트는 0이 된다.
다음에 도형데이터의 2치화 및 다치화처리에 대하여 설명한다.
제10도에 나타낸 도형데이터 전송처리에 있어서, 전송원좌표계(41)와 묘화좌표계(42)의 그래픽 비트모드(GBM)에 다른 경우 도형데이터의 2치화 및 다치화를 행할 필요가 있다.
제16도는 전송원좌표계(41)의 메모리폭을 기억하는 CMWS(3219)와 묘화좌표계(42)의 메모리폭을 기억하는 CMWD(3218)을 나타낸 것이고 이들 각 레지스터의 최상위 비트를 M비트로하여 특별한 의미를 붙여 행하고 있다. 즉 그 M비트가 0인 때는 명령제어 레지스터(280)의 GBM에 따른 컬러데이터의 좌표계로 간주하나 이 M비트가 1인 때는 명령제어 레지스터(280)의 GBM에 관계없이 모노크로데이터(1비트/화소)의 좌표계로 간주하고 있다. 본 실시예에서는 전송원좌표계(41)와 전송선좌표계(42)에서 독립적으로 M비트를 설정할 수 있기 때문에 서로의 M비트가 다른 모드를 지정하고 있을때 2치화 및 다치화를 행할 필요가 있다. 즉CMWD(3218)의 M비트가 1이고, CMWS(3219)의 M비트가 0인 때는 컬러데이터를 모노크로데이터로 2치화하여 전송할 필요가 있고, 반대로 CMWD(3218)의 M비트가 0이고, CMWS의 M비트가 1인 때는 모노크로데이터를 컬러데이터로 다치화하여 전송할 필요가 있다.
먼저, 2치화처리에 대하여 설명한다. 제17도는 2치화처리의 데이터플로우를 나타낸 것이다. 전송원좌표계(41)의 컬러데이터를 독출하여 레지스터(SLBU)(3225)에 세트한다. 다음에 그 데이터를 베럴시프터(3228)에서 묘화좌표계(42)의 비트위치에 일치시켜(DLB)(3231)에 세트한다. 이 제지스터(DLB)(3231)에 세트된 데이터는 컬러비교기(3317)에 입력되고, 색 비교레지스(CLCMP)의 데이터와 비교되어 제13도에 나타낸 바와 같이 8가지 조건에 따라 그 비교결과가 레지스터(DLC)(3321)에 세트된다. 조건에 일치하는 화소에는 "1"이 부여되고 일치하지 않는 화소에는 "0"이 부여된다. 이와 같이하여 얻어진 데이터는 8가지의 조건중의 하나에 따라 2치화된 것이 된다. 이 2치화 데이터는 버스(CLB)(3301)에 의하여 ALU(3322)에 세트된다.
ALU(3322)에는 묘화좌표계(42)의 데이터도 입력되어 상기 2치화 데이터로 연산된다. 이때 NOP신호로서 레지스터(GMASK)(3311)의 데이터가 입력된다. 이 레지스터(3311)의 데이터 대해서는 묘화좌표계(42)의 변경해야 할 1비트의 부분에 상당하는 비트 위치의 1비트만 "1"로 하고 기타는 "0"으로 한다. 이와 같이 하므로서 묘화좌표계 (42)의 임의의 1비트만이 재기입(고쳐 쓰여짐)되고 2치화를 행하면서 데이터 전송을 행할 수가 있다.
다음에 다치화처리에 대하여 설명한다.
제18도는 다치화처리의 데이터 플로우를 나타낸 것이다. 전송원좌표계(41)의 모노크로데이터를 독출하여 레지스터(SLBU)(3225)에 세트한다. 다음에 그 데이터를 베럴시프터(3228)의 시프트 동작에 의하여 묘화좌표계(42)의 비트 위치에 맞춘다. 이와 같이하여 시프트된 데이터는 데이터 확장기(DE) (3229)에 보내진다. 데이터 확장기(3229)는 1비트의 데이터를 다비트로 확장하는 기능을 가지고 있으며, 예를들면 묘화좌표계(42)가 8비트/화소인 때에는 전송원좌표계(41)의 1비트의 데이터를 연속된 8비트로 복사(COPY)하여 출력한다. 확장된 데이터는 레지스터(3231)를 거쳐 멀티플랙서(3304)에 입력되고, 컬러레지스터(CL0, CL1)(3305,3306) 데이터를 선택하는 신호로서 사용된다. 레지스터(3231)의 데이터가 "1"인 비트는 컬러레지스터 (CL1)(3 306)의 데이터가 선택되고, 레지스터(3231)의 데이터 "0"인 비트는 컬러레지스터 (CL0)(3305)의 데이터가 선택된다. 이와 같이하여 선택된 데이터는 전송원좌표계(41)의 1비트의 데이터를 다치화한 것이 된다. 이 다치화 데이터는 컬러비교기(3317)와 ALU (3322)에 보내지고, 여기서 연산되어 묘화좌표계(32)에 기입된다.
이상 설명한 바와 같이 실시예에 의하면 다음과 같은 효과가 얻어진다. 즉 전송원좌표계(41)와 묘화좌표계(42)의 두개의 좌표계를 가지므로서 독립하여 컬러데이터와 모노크로데어터를 정의할 수가 있다. 두개의 좌표계의 사이에서 데이터 전송을 행할 때 컬러데이터간의 전송은 1화소의 비트수에 관계없이 1워드단위로 고속처리할 수가 있다. 또 전송원좌표계(41)가 컬러데이터이고 묘화좌표계(42)가 모노크로데이터일 때는 2치화를 행하면서 전송할 수가 있다. 반대로 전송원좌표계(41)가 모노크로데이터이고, 묘화좌표계(42)가 컬러데이터인 경우에는 다치화를 1워드단위로 행하면서 전송할 수가 있다.
이상과 같이 본 실시예에 의하면 복수화소를 포함하는 1워드의 도형데이터를 한번에 전송처리 할 수 있으므로 도형데이터의 고속전송이 가능하게 된다. 또 컬러데이터와 기타의 데이터를 비교한 결과를 도형데이터로서 사용할 수가 있으므로 2치화를 행하면서 도형데이터의 고속전송이 가능하게 된다. 또한 흑/백의 도형 데이터를 n비트로 확장하고, 그 데이터에 의하여 기타의 데이터를 선택할 수 있으므로 다치화를 행하면서 도형데이터의 고속전송이 가능하게 된다.
다음에 본 발명의 다른 실시예에 대하여 설명한다.
제19도는 본 실시예에 있어서의 화상처리장치(10)내의 연산장치내의 요부의 기능을 블럭으로 나타낸 기능블럭도이고, 제2도 내지 제6도의 연산장치(30)에 대응한다. 본 실시예의 연산장치에서는 제2도 내지 제6도의 연산장치에 다시 보간테이블(TAB LE)을 설치하므로서, 컬러데이터로 표헌된 문자나 도형을 확대, 축소처리할 때의 보간처리를 고속으로 행하도록 구성되어 있다.
제20도는 제19도에 나타낸 각 기능 블럭을 실현하기 위한 하드웨어 구성을 나타낸 블럭도이다.
본 실시예의 연산장치는 특별히 제한되지 않으나, 로컬버스로서의 프레임버퍼 어드레스버스(FBA BUS)와 프레임버퍼 데이터버스(FBD BUS)에 결합된 비트맵 메모리로서의 프레임버퍼 메모리(FBM)을 거쳐는 묘화제어기능, 또 표시제어기능을 서포트 (Support)하는 주변 콘트롤러이다.
본 실시예에서는 연산장치가 가지는 묘화제어기능중, 다계조 데이터로서의 컬러 화상데이터로 이루어지는 원화상의 확대, 축소 또는 회전 등에 의하여 변환화상을 얻는 경우의 보간처리를 중심으로 설명한다.
본 실시예에서는 특별히 제한되지 않으나 원화상 데이터는 상기 프레임버퍼 메모리(FBM)의 소정영역에 유지되고, 또 그것에 의거하여 생성되는 변환화상 데이터도 일단 프레임버퍼 메모리(FBM)의 소정영역에 격납된다. 원화상 데이터가 포함되는 전송원영역은 제21도에 표시되는 바와 같이 화소를 단위로 하는 논리 어드레스 공간에 있어서 개시점(x1,y1), 종료점(x1+XS,y1+YS), 횡폭(XS), 종폭(YS)에 의하여 정의된다. 또 변환화상 데이터를 격납하는 전송선영역은 제22도에 나타낸 바와 같이 화소를 단위로 하는 논리어드레스 공간에 있어서, 개시점(x2,y2), 종료점(x2+XD,y2+YD), 횡폭(XD), 증폭(YD)에 의하여 정의된다. 이들 정의를 위한 데이터는 특별히 제한되지 않으나 CPU로부터 부여되는 명령에 포함된다. 보간처리에 있어서는 전송영역의 화소어드레스가 순차적으로 개시점(x2,y2)으로부터 종료점(x2+XD,y2+YD)으로 향하여 x(+)방향, y(+)방향으로 순차 주사되도록 지정된다. 또한, 주사방향이나 순번을 본 실시예에 한정되지 않는다. 제22도에 도시된 좌표점(xd,yd)은 소정의 화소에 대응하는 한개의 주사점이다. 이 주사점(xd,yd)에 대응하는 전송원영역의 좌표위치는 제21도에 있어서 점(xs,ys)에 의하여 표시된다. 이 점(xs,ys)은 전송선영역의 개시점(x2,y2)으로부터 주사점(xd,yd)에 이르는 거리와, 전송선영역에 대한 전송원영역의 크기의 비화의 관계 등에 의거하여 원화상에 대한 변환화상의 확대율 또는 축소율 등에 따라 결정된다. 따라서 전송원영역의 좌표점(xs,ys)은 반드시 화소의 위치에 대응하지 않는다. 이 경우에 상기 주사점 (xd,yd)에 전송해야 할 데이터를 보간처리에 의하여 얻어지는 것이다.
본 실시예에 채용되는 보간처리는 특별히 제한되지 않으나, 예를들면 거리 반비례법에 의거하는 것이다. 즉 원리적으로는 제23도에 나타낸 바와 같이 전송선좌표로서의 주사점(xd,yd)에 대응하는 전송원좌표로서의 좌표점(xs,ys)가 0표시로 표시되는 화소의 사이에 위치할 때, 해당 좌표점(xs,ys)에 대응하는 화상정보를 그 주위의 4개의 위치 P0 내지 P3의 화상정보에 의거하여 간접적으로 부여하고저 하는 것이다. 그 경우에 해당 좌표점(xs,ys)에 대응하는 화상정보는 특별히 제한되지 않으나, 그 점(xs,ys)로부터 4점 P0 내지 P3에 이르는 거리의 역수에 의거하여 각 점 P0 내지 P3에 대응하는 화상정보가 얼마만큼 좌표점(xs,ys)에 영향을 주는가에 따라 결정된다. 이때 각 점 P0 내지 P3에 대응하는 정보가 좌표점(xs,ys)에 대하여 주는 영향을 원화상에 대한 변환화상의 확대율 또는 축소율에는 거의 관계가 없고 4점 P0 내지 P3에 의하여 규정되는 구형(矩形)영역에 대한 좌표점(xs,ys)의 위치에 전적으로 관계된다.
여기서, 본 실시예에서는 특별히 제한되지 않으나 4점 P0 내지 P3에 의하여 규정되는 구형영역을 매트릭스 상으로 16분할하고, 좌표점(xs,ys)을 그들 분항역역의 어느 하나에 대응시켜 처리하도록 한다. 따라서 그 좌표점(xs,ys)이 어느 분할영역에 포함되는가에 따라 주위 4점 P0 내지 P3의 정보가 좌표점(xs,ys)에 주는 영향을 16가지의 형태로 구별할 수가 있다. 좌표점(xs,ys)가 어느 분할영역에 포함하는가는 제23도에 나타낸 바와 같이 화소를 단위로 하는 정수(整數) 좌표점([xs],[ys])과 x방향에 인접하는 화소간 거리에 대한 거리(xs-[xs])에 따른 소수(小數) 거리(△x)와, y방향에 인접하는 화소간 거리에 대한 거리(ys-[ys])에 따른 소수거리(△y)에 의하여 주어진다. 또한 상기 정수좌표점([xs],[ys])은 이하 전송원좌표 정수부라고도 표시한다. 또 상기 소수거리(△x,△y)는 이하 전송원 소수부라고도 표시한다.
이 설명에서는 편의상 매트릭스 상으로 16분할한 영역을 생각했으나, 각 분할영역은 16개의 격자점(格子點)과 등가라고 생각할 수가 있다.
이와 같이 주위 4점 P0 내지 P3로 규정되는 구형영역 중에서 좌표점(xs,ys)의 위치가 16가지 중에서 하나의 위치에 특정되는 경우 주위 4점 P0 내지 P3의 정보가 그 좌표점(xs,ys)에 미치는 영향은 해당 주위 4점 P0 내지 P3에 대응하는 정보에 의하여 달라지게 된다.
본 실시예에서는 컬러 화상데이터에 의하여 구성되는 원화상과 변환화상을 취급하나 그 경우의 보간처리에 있어서는 주위 4점 P0 내지 P3에 대응하는 정보를 원화상의 2치화처리에 의하여 부여되는 것으로 한다. 따라서 주위 4점 P0 내지 P3에 대응하는 정보의 조합은 16가지로 된다.
본 실시예에서는 특별히 제한되지 않으나 주위 4점 P0 내지 P3에 대응하는 각각의 2치 정보의 조합에 따른 16가지의 보간 테이블(TABL)을 ROM내에 갖는다.
제24도를 사용하여 공지의 모노크로 보간테이블과 본 발명에 있어서의 컬러 보간테이블의 차이를 설명한다. 모노크로 보간테이블의 주위 화소(P0∼P3)는 CRT 상에서 발광하는 흑색 또는 CRT 상에서 발광하지 않는 백색의 모노크로 화상의 일부인 것에 대하여 컬러 보간데이블의 주위의 화소는 적색, 청색, 녹색등의 컬러화상의 일부이다. 단, 16종류가 있는 보간테이블을 ROM으로부터 읽어넣을 때에 필요한 어드레스 산출을 위한 2치화가 종료한 화소를 도면에 나타낸다. 모노크로 보간테이블의 소(小)영역에 붙여지는 번호는 흑색 또는 백색을 지정하는 것에 대하여 컬러 보간테이블의 소영역에 붙여지는 번호는 주위의 화소(P0∼P3)를 지정한다. 또 소영역의 분할은 16에 한한 것은 아니다.
제25a도 내지 25c도를 사용하여 컬러 보간테이블의 테이블 ROM에의 기억을 설명한다.
제25a도에 나타낸 보간테이블의 소영역의 배치를 제25b도에 나타낸 바와 같이 변경한다. 소영역의 번호를 그 진수로 표현하고, 제25c도에 나타낸 32비트의 리터랄 (literal) 데이터로 한다. 제25c도에 나타낸 비트 위치는 ROM에서의 그것을 나타낸다. 32비트의 리터랄데이터로서 취급하는 보간테이블을 16진수로 표현하면 A5A5F0 F0( 16)가 된다. 이상 설명한 바와 같이 보간테이블을 32비트의 리터랄데이터로 하여 테이블 ROM에 기억한다.
제26도에 보간테이블의 일예를 나타낸다. 보간테이블 주위의 화소(P0∼P3)는 2치화 완료 화소이다. 백색의 화소는 2치화하여 0이 되는 화소이고, 흑색의 화소는 2치화하여 1이 되는 화소이다. 보간테이블은 2차화 완료 화소의 조합에 의하여 16종류가 있다. 또 주위의 화소를 4점에 한정하지 않고 확장하는 것도 가능하다.
제26도에 나타낸 16진수 표현은 제25a 도 내지 26c도를 사용하여 설명한 방법에 의한 ROM에 기억시키는 32비트 리터랄데이타이다. 각 보간테이블에 있어서, 주위 4점 P0 내지 P3으로 둘러싸여져 16분할된 각 매트릭스 영역에 있어서, 숫자 0이 포함되는 영역은 점 P0에 대응하는 화상정보의 영향을 받는 것을 의미하고, 숫자 1이 포함되는 영역은 점 P1에 대응하는 화상정보의 영향을 받는 것을 의미하고 숫자 2가 포함되는 영역은 점 P2에 대응하는 화상정보의 영향을 받는 것을 의미하고, 숫자 3이 포함되는 영역은 점 P3에 대응하는 화상정보의 영향을 받는 것을 의미한다. 실제로는 이와 같은 각 분할영역에 대한 의미부여는 2비트의 데이터에 의하여 규정되고, 특히 제한되지 않으나 각 분할영역에 있어서의 숫자 0는 [0.0] 숫자 1은 [0.1] 숫자 2는 [1.0] 그리고 숫자 3은 [1.1]에 의하여 정의된다. 따라서 개념적으로 이와 같은 의미를 가지는 각각의 보간테이블은 특별히 제한되지 않으나 제25c도 제28도에 나타낸 바와 같이 32비트 폭의 데이터에 의하여 구성된다. 각 비트의 배열은 특별히 한정되지 않으나 전송선영역에 대한 어드레스 주사의 방향에 호응하여 예를들면 제27도의 화살표로 나타낸 바와 같이 점 P0으로부터 점 P3에 이르는 순번에 따라 즉 분할영역 E0로부터 E15의 순번에 따르고 있다. 그 경우에 32비트의 데이터의 상위를 분할영역 E0에 대응시킬 것인가 분할영역 E15에 대응시킬 것인가는 적절히 결정할 수 있다.
다음에 상기 보간테이블(TABLE)을 사용하여 컬러 화상데이터에 의하여 구성되는 원화상 데이터로부터 변환화상 데이터를 얻기 위한 구성을 제19도를 중심으로 설명한다.
제19도에 있어서 DSCAN은 제22도에 나타낸 바와 같은 전송선영역에 있어서의 주사좌표(이하 단지 전송선좌표라고도 나타낸다)(xd,yd)를 발생하는 전송선좌표이다. 전송선 좌표발생부(DSCAN)에 의하여 발생된 전송선 좌표(xd,xd)는 전송선좌표 레지스터 CPS에 격납된다. SSCAN은 전송선좌표(xs,ys)에 대한 전송원좌표(xs,ys)를 발생하는 전송원 좌표 발생부이다. 전송원 좌표발생부(SSCAN)는 제26도에 나타낸 바와 같이 전송원좌표(xs,ys)로 부터 상기 전송원좌표정수부([xs],[ys])와 전송원좌표 소수부 (△x,△y)를 얻는다. 또한, 제한되지 않으나, 전송원좌표 소수부(△x,△y)는 편의상 정수 데이터로 변환하여 질 수 있다. 전송원좌표 정수부([xs],[ys])는 전송원좌표정수부 레지스터 (CPS)에 격납되고 전송원 좌표소수부(△x,△y)는 전송원좌표 소수부레지스터 (CPSF)에 격납된다.
상기 전송원좌표 발생부(SSCAN)는 전송원좌표 정수부레지스터(CPS)에 격납된 전송원 좌표정수부([xs],[ys])에 의거하여 전송원좌표(xs,ys)의 주위 4점 P0 내지 P3(제5도 참조)에 대응하는 전송원 영역인 화소의 어드레스를 연산하여 데이터리이드부 (FBRD)에 가한다. 데이터리이드부(FBRD)는 가해진 어드레스에 대응하는 전송원 컬러화상데이터, 즉 전송원좌표(xs,ys)의 주위 4점 P0 내지 P3에 대응하는 전송원 칼러화상 데이터를 독출하여 전송원컬러화상데이터 레지스터(IMGREG)에 격납한다. MAPALU는 상기 전송원컬러화상 데이터 레지스터(IMGREG)에 격납된 4점 P0 내지 P3에 대응하는 전송원컬러 화상 데이터를 2치화하는 2치화부이다. 이 2치화부(MAPALU)는 4점 P0 내지 p3에 대응하는 각각의전송원 컬러화상 데이터를 참조색 레지스터(MAPCL)의 참조 데이터와 비교하는 것에 의거하여 2치화처리를 행하여 2치화 데이터 MP0, MP1, MP2, MP3을 생성한다. 이경우의 2치화를 위한 연산모드는 2치화 모드 설정 레지스터 (MAP)에 의하여 지정된다.
여기서 2치화 모드는 특별히 제한되지 않으나, 3비트의 제어 데이터에 의하여 8가지중 어느하나로 설정 가능하게 된다. 그 8가지 동작모드는 전송원 컬러화상 데이터 레지스터(IMGREG)에 격납된 상기 4점 P0 내지 P3에 대응하는 전송원 컬러 화상데이터[Pi]와 참조색 레지스터(MAPCL)에 설정된 참조데이타(MAPCL)와의 대소관계에 있어서 제29도와 같이 된다. 화상 데이터의 2치화는 표시용메로리(40)인 프레임 버퍼 메모리(FBM)로 부터 읽어넣은 화상데이터[Pi]와 맵핑, 컬러 레지스터인 참조색 레지스터(MAPCL)에 설정된 참조색데이터(MAPCL)와의 비교이다. 비교의 방법은 8종류가 있고 제어코드(모드 설정 레지스터 MAP의 출력)에 의하여 1종류를 지정한다. 예를들면 맵을 "0"이라 하면 화상 데이터는 무조건 1로 2치화된다. 또 맵을 !"110"으로하면 화상 데이터 [Pi]가 참조색 레지스터에 설정되어 있는 값보다 작은 경우에 1로 2치화되고 큰 경우에 0으로 2치화 된다.
MAPREG는 상기 2치화부(MAPALU)에 의하여 2치화된 데이터 MP0, MP1, MP2, MP3를 격납하는 2치화 데이터 레지스터이다. 이 2치화 데이터 레지스터(MAP REG)에 격납된 4비트의 2치화 데이터 MP0, MP1, MP2, MP3는 제26도에 나타낸 16종류의 보간 테이블중에서 1개를 선택하기 위한 어드레스 신호가 되어 보간 테이블(T ABLE)에 공급된다. 예를들면, MP0=0, MP1=1, MP2=0, MP3=3의 경우에는 제26도의 No2의 보간 테이블이 선택된다.
또한 상기 전송원 컬러화상 레지스터(IMGREG), 참조색레지스터(MAPCL), 2치화 모드 설정레지스터(MAP), 2치화부(MAPALU) 및 2치화 데이터 레지스터(MAP REG)는 원화상을 구성하는 다개조 데이터의 계조를 저감하는 개조저감처리 수단의 일예로서의 계소 조감처리부(MAPUNIT)를 구성한다. 상기와 같이하여 선택된 1개의 보완테이블의 데이터 즉 28도에 나타낸 바와 같은 32비트의 데이터는 배럴시프트 (SHIFT)에 공급된다. 배럴시프트(SHIFT)는 상기 전송원좌표 소수부 레지스터(CPSF)에 격납되어 있는 전송원 좌표소수부(△x,△y)에 의하여 결정되는 시프트량에 의거하여 제27도 및 제28도에 나타낸 바와 같은 전송원좌표(xs,ys)가 속하는 분할영역에 포함되어 있는 2비트의 데이터를 잘라낸다. 예를들면 제27도에 나타낸 바와 같이 전송원좌표 (xs,ys)가 분할영역(E5)에 속하는 경우 제28도에 나타낸 바와같은 비트열을 구성하는 보간테이블의 좌방향으로 10비트 시프트되어 원래의 배열에 있어서의 제11 및 제12비트째의 「0.0」직접 돌출된다. 또는 그것에 대응하는 제어 데이터가 출력된다.
또한, 상기 보간테이블(TABLE) 및 배럴시프트(SHIFT)는 계조 저감처리 수단에 의하여 계조가 저감된 데이터에 의거하여 보간처리를 행하는 보간처리수단의 일예로서의 보간 처리부(IUNIT)를 구성한다. 배럴시프트(SHIFT)에 의하여 잘라내어진 2비트의 데이터 또는 그것에 대응하는 제어 데이터는 전송선색 생성부(COLGEN)에 공급된다. 전송선색 생성부(COLGEN)에 공급되는 2비트의 절출(切出) 데이터 또는 그것에 대응하는 제어 데이터는 전송선에 기입할 색을 지정하거나 또는 색을 산출하기 위한 제어데이터등이 된다. 예를들면 2비트의 절출 데이터가 그것에 대응하는 전송원 컬러화상 데이터를 상기 전송원 컬러화상 데이터레지스터(IMGREG)로부터 선택하기 위한 선택신호가 되는 경우에는 전송선색생성부(COLGEN)에 포함되는 도시하지 않는 멀티플랙서에 의하여 그 2비트의 절출(slice) 데이터에 대응하는 1개의 전송원 컬러화상 데이터가 선택된다. 예를들면 상기 설명에 따라 그 2비트의 절출 데이터가「0.0」인 경우에는 그것에 대응하는 점 P0의 화소의 전송원 컬러화상 데이터가 선택된다. 또한, 베럴 시프트(SHIFT)의 출력은 도시하지 않은 마이크로프로그램 제어수단에 있어서의 소정의 마이크로프로그램의 기동을 위하여 이용할 수도 있다. 즉 전송원 컬러화상 데이터레지스터(IMGREG)에 격납되어 있는 소정의 데이터를 선택하기 위한 마이크로프로그램의 기동에 이용할 수가 있다. 그 경우에는 배럴시프트(SHIFT)의 출력은 직접 상기 전송선색발생부(COLGEN)에 공급하지 않아도 좋다. 또 전송선색 발생부(COLGEN)는 전송원컬러화상 데이터 레지스터(IMGREG)에 있어서의 소정의 컬러화상 데이터의 선택처리 뿐만 아니라 선택된 소정의 전송원 컬러 화상 데이터에 대하여 상기 참조색 레지스터(MAPCL)의 참조컬러데이터와의 색연산등 그 밖의 연산을 실시하고, 그것을 수정할 수도 있다.
이와같이 하여 전송선색 발생부(COLGEN)는 2치화 데이터에 의거한 보간처리의 결과에 따라 전송원 컬러화상 데이터와 동등한 계조를 가지는 컬러화상 데이터를 생성한다. 또한 상기 전송선색 발생부(COLGEN) 전송원 컬러화상 데이터레지스터 (IMGREG)등은 보간 처리 수단에 의하여 얻어진 정보에 의거하여 원화상 데이터와 동등 계조의 변환 화상데이터를 생성하기 위한 다계조 생성수단의 일예로서의 다계조 생성부(COLUNIT)를 구성한다.
상기 전송선색 발생부(COLGEN)에서 생성된 컬러 화상 데이터는 데이터라이트부(FBWT)에 공급된다. 데이터 라이트부(FBWT)는 그것에 공급되는 컬러화상 데이터를 상기 전송선좌표 레지스터(CPD)에 격납되어 있는 전송선 좌표(xd,xd)로 주어지는 어드레스에 따라, 프레임버퍼 메모리(FBM)상의 전송선 영역에 기입한다.
다음에 제19도에 나타낸 각 기능 블럭과 제20도와의 대응관계를 설명한다. 상기 전송선 좌표발생부(DSCAN), 전송원좌표발생부(SSCAN) 및 다계조생성부(COLUNIT)는 연산부(ALU)와 임시 레지스터군(TDR)에 의하여 구성된다. 데이터 기입부(FBWT), 데이터 독출부(FBRD)는 메모리 어드레스 레지스터(MAR), 리이드데이터버퍼 레지스터 (RDBR), 라이트데이터 버퍼 레지스터(WDBVR), 배럴시프터(SHIFTER) 임시 레지스터군(TVDR)에 의하여 구성된다. 상기 전송선 좌표레지스터(CPD), 전송원좌표 정수부 레지스터(CPS), 전송원좌표소수부 레지스터(CPSF), 전송원컬러화상 데이터레지스터(IM GREG), 2치모드 설정레지스터(MAP) 및 2치화 데이터 레지스터(MAPREG)는 임시 레지스터군(TDR)에 포함되어 있다. 제19도의 2치화부(MAPALU)는 제20도의 비교기(C OMP)에 대응되고, 또 제19도의 배럴시프트(SHIFT)는 제20도의 배럴시스트(SHIFTE R)에 대응된다. 또한, 제20도에 있어서 보간테이블(TABLE)에의 어드레스 신호의 공급은 어드레스 레지스터(TAR)를 거쳐 행해지고, 또 보간 테이블(TABLE)로부터 데이터의 독출은 데이터 버퍼(TDBUF)를 거쳐 행해진다. 제20도에는 일시 래치(TLAT), 시프트량 제어레지스터(SFTN)가 설치되어 있다. 시프트량 제어레지스터(SFTN)는 상기 전송원 좌표소수부에 의거하여 형성되는 데이터가 격납된다.
또한 제20도에 있어서는 연산기(ALU)를 전송선좌표 발생부(DSCAN), 전송원좌표 발생부(SSCAN) 및 다계조 생성부(COLUNIT)에 의거 각각 공유하는 구성이 되어 있으나 각각 따로 갖도록 해도 좋다. 또 제20도에 나타낸 하드웨어 구성은 특별히 한정되지 않으나 마이크로 프로그램에 의하여 그 동작이 제어되도록 되어 있다.
다음에 제20도와 제2 내지 제6도에 나타낸 연산 장치와의 대응관계를 설명한다. 또한 제10도의 프레임 버퍼 메모리(FBM)는 제1도의 표시용 메모리(40)에 대응한다.
제20도에 있어서 버스(FBABUS,FBDBUS)는 제12도의 버스 AD, DT에 대응하고, 버스(IBUS1,IBUS2,IBUS3)는 각각 버스(USA,YBA,WBA)에 대응한다. 임시 레지스터군(TDR)은 버퍼(3204), 레지스터(3205∼3217)에 대응하고, 연산기(ALU)는 연산기 (3118,3227)에 대응하고, 2치화 모드 설정 레지스터(MAP)는 묘화 모드 레지스터 (3309)에 대응하고 참조색 레지스터(MAPCL)는 색비교 레지스터(3307)에 대응하고 비교기(COMP)는 컬러 비교기(3317)에 대응하고, 일시 래치(TLAT)는 디스티 네이션래치(3321)에 대응하고, 배럴시프터(SHIFTER)는 레지스터(3228)에 대응하고, 어드레스 레지스터(TAR) 및 데이터버퍼(TDBUF)는 버퍼(3204), 레지스터(3205∼3217)에 대응하고, 메모리 어드레스 레지스터(MAR)는 메모리 어드레스 레지스터(3332,3333)에 대응하고, 리이드데이터 버퍼 레지스터(RDBR)는 데이터버퍼(3325)에 대응하고, 라이트 데이터 버퍼 레지스터(WDBR)는 기입 데이터 버퍼(3323,3324)에 대응한다. 또 제20도의 비교기(COMP)는 제19도의 2치화부(MAPALU)에 대응한다.
다음에 본 실시예에 있어서의 보간처리 동작의 일예를 제30a, 39b도에 나타낸 플로우챠트에 의거하여 설명한다. 원화상 데이터를 확대 또는 축소하여 변환화상 데이터를 얻는데 있어서, 전송선 영역의 주사로서 전송선좌표(xd,yd)를 발생시키나 먼저 전송선좌표(xd,yd)에 주사의 개시점(x2,y2)를 설정한다(스텝 S1,S2). 다음에 그것에 대응하는 전송원좌표(xs,ys)를 발생시킨다(스텝 S3,S4). 이와 같이 하여 발생된 전송원좌표 (xs,ys)에 소수부가 포함되는 가의 여부, 즉 전송원좌표(xs,ys)가 전송원영역의 화소에 일치하지 않는가의 여부의 판별이 행해진다(스탭 S5). 예를들면 스텝 S1,S2직후의 전송원좌표(xs,ys)는 전송원영역에 있어서의 개시점(x1,y1)에 일치하는 경우가 많다. 그와 같은 경우와 같이 전송원좌표(xs,yx)가 전송원 영역의 화소에 일치하는 경우에는 2치화 처리나 보간처리를 실질적으로 비연산으로하여 그 전송원좌표(xs,ys)에 대응하는 컬러화상 데이터를 전송원영역으로 독출하여 전송선색생성부(COLGEN)을 거쳐 전송선좌표 (xd,yd)에 따른 전송선 영역에 기입처리를 실행한다(스텝 S6).
한편 전송원좌표(xs,ys)가 전송원영역의 화소에 일치하지 않는 경우에는 스텝 S3 및 S4에서 생성된 전송원좌표 정수부([xs],[ys])에 의거하여 전송원좌표(xs,ys)의 주위 4점 P0 내지 P3에 대응하는 컬러화상 데이터를 전송원영역으로부터 상기 전송원컬러 화상데이터 레지스터(IMGREG)에 독출한다(스텝 S7). 독출된 컬러화상데이터는 2치화부(MAPALU)에 의하여 2치화 데이터 MP0 내지 MP3로 변환된다(스텝 S8). 2치화된 데이터 MP0 내지 MP3는 보간테이블(TABLE)을 억세스 하기 위한 어드레스 데이터로 되고( 스텝 S9). 16종류의 내에서 1개의 보간 테이블이 선택된다(스텝 S10) . 또한, 스텝(S9)에 나타나 있는 식은 실제의 어드레스 데이터의 형식과의 상위하고 제26도에 나타낸 보간 테이블의 번호에 대응하는 숫자를 얻기위한 식이다. 보간 테이블이 선택되며 스텝 S3 및 S4에서 생성된 전송원좌표 소수부(△x,△y)에 의거하여 해당 보간테이블상의 대응비트가 배럴시프트(SHIFT)에 의하여 절출되어 동등한 다계조화에의 동작이 전송선색 생성부(COLGEN)에 지정된다(스텝 S11).
이것에 의하여 전송선색 생성부(COLGEN)에서는 2치화 데이터에 의거한 보완처리의 결과에 따라서 전송원컬러 화상 데이터와 동등한 계조를 가지는 컬러화상 데이터를 생성한다(스텝 S12). 전송선색 발생부(COLGEN)에서 생성된 컬러화상 데이터는, 전송선좌표(xd,yd)에서 가해지는 어드레스에 따라 프레임버퍼 메모리(FBM)상의전송선영역에 기입된다(스텝 S13).
스텝 S6 또는 S13에 의하여 소정의 1개의 전송선좌표(xd,yd)에 컬러화상 데이터가 기입되면, 그 다음에 데이터 전송요소가 남아 있는가 바꾸어 말하면 전송선좌표 (xd,yd)의 주사가 종료점(x2+XD,y2,YD)에 도달했는가의 여부가 판별되어 다음의 동작이 결정된다. 즉 xd가 x2+XD에 일치하는가 여부의 판별이 행해지고(스텝 S14), 일치하지 않는 경우에는 전회의 값 xd에 1을 가산하여 횡방향의 주주사를 하나 진행시키고(스텝 S15). 스텝 S3으로 복귀한다. 스텝 S14의 판별결과가 일치하고 있을 경우에는 yd가 y2+YD에 일치하는가의 여부의 판별이 행해진다(스텝 S16).
스텝 S16의 판별효과가 불일치인 경우에는 전회의 값(yd)에 1을 가산하여 종방향의 부주사를 하나 진행시키고(스텝 S17), 스텝 S2로 복귀한다. 스텝 S17의 판별 결과가 일치하는 경우에는 전송선 좌표(xd,yd)의 주사가 종료점(x2+XD,y2,YD)에 도달한 것을 의미하고, 일련의 묘화동작을 종료한다.
이상 설명한 참조색 레지스터에는 컬러화상의 보간을 행할 색을 설정하는 것이다. 예를들면 특정한 색으로 문자가 묘화되어 있고, 그 밖의 색으로 배경이 묘화되어 있는 화상의 확대를 행할 때, 참조색 레지스터에 문자색을 지정하고 맵에 "1"을 지정하므로서 문자의 보간을 행할 수가 있다. 이와 같이 참조색 레지스터와 모드 설정 레지스터(MAP)에 의하여 보간을 행할 색을 임의로 선택할 수 있다.
또한 본 실시예는 복수비트로 표현된 화소로서, 컬러정보를 예를들어 설명했으나, 계조정보, 또는 컬러정보와 계조정보와 혼재되어 있는 것이라도 좋다. 상기 실시예에 의하면 이하의 작용효과를 얻게 된다.
(1) 다치로 이루어진 컬러화상 데이터를 2치화 하는 수단을 가지므로서 컬러화상 데이터에 의하여 구성되는 원화상 데이터를 일단 2치로 이루어진 모노크로 화상데이터로 변환하여 보간 처리를 실시할 수 있고, 그 결과 연산처리가 간단하며, 또 연산량의 적다. 모노크로 화상데이터용의 보간처리를 컬러화상 데이터로 이루어진 원화상 데이터를 위하여 적용할 수 있다.
(2) 상기모노크로 화상 데이터에 관한 보간처리의 결과를 이용하여 컬러 화상데이터와 같은 다계조 데이터를 복원하는 수단을 가지므로서 모노크로 화상데이터로 보간처리를 행하면서, 원화상의 계조수를 줄이는 일없이 원화상 데이터에 대한 확대나 축소를 행할 수가 있다.
(3) 상기 각 작용효과로부터 2치화 수단과, 컬러화상 데이터와 같은 다계조 데이트를 복원 또는 생성하는 유니트를 가짐으로써 처리가 간단하고 연산량이 적은 다계조 데이터용의 보간처리를 실현할 수가 있다.
(4) 특히, 보간 처리에 필요한 보간 테이블을 미리 가짐으로서 고속연산처리를 달성할 수가 있다.
(5) 보간 테이블의 내용이 변환화상 테이터를 격납하는 소정화소에 대응하여 얻어지는 원화상 데이터 격납영역에 있어서의 화소간 위치와 그 주위의 소정수의 화소위치에 의거하여 변환화소 데이터로서의 다계조 데이터를 상대적으로 결정가능한 데이터가 집합이되는 경우에는 2치화 결과에 의거한 다계조 데이터의 생성을 현저하게 효율적으로 행할 수가 있다.
(6) 컬러 화상등의 다치데이터의 보간처리를 실행할 수 있으므로 컬러화상등의 다치데이터의 확대에 의한 계단 형상표시와 축소에 의한 화소 중복 및 회전등의 화상처리에 의한 화소결락(缺落)이라는 화상의 품질열화를 방지 할 수 있다.
상기 실시예는 일예에 불과하고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다. 예를들면 상기 실시예에서 설명한 보간 테이블의 데이터 패턴은 보간처리의 종류에 따라 여러 가지로 변경할 수 있다. 또한 그들의 변경을 용이하게 하기 위하여 RAM에 대표되는 개서 가능한 기억수단에 격납할 수도 있다. 또, 각보간 테이블의 분할 수는 상기 실시예에서는 소수부를 화소간거리의 1/4단위로 하기위하여 16분할로 했으나 이것은 소수부의 단위에 따라 변경가능하다. 또, 상기 실시예에서는 보간 테이블의 종류를 16종류로 했으나 이것은 화소에 일치하지 않는 전송선 좌표의 주위의 4점에 착목하여 보간 처리를 행하기 위함이고, 착목점이 수에 따라, 보간 테이블의 종류도 증감한다.
따라서 보간처리에 있어서의 주위의 착목 또는 참조점의 수는 상기 실시예의 4점에 한정되지 않고, 적절하게 변경 가능하다.
또한, 보간처리는 보완 테이블을 사용하는 형식에 한정되지 않는다. 단 그 경우에는 연산처리 속도는 저하한다. 또, 상기 실시예에서는 계조를 저감하는 수단으로서 2치화를 예로들어 설명했으나 원화상 데이터의 계조를 줄이는 것이면 4치와, 8치화등을 채용할 수 있다. 또 상기 실시예에서는 확대, 축소를 예로 설명했으나 도형회전 알고리즘에도 상기 확대, 축소에 적용한 보간 처리기술을 마찬가지로 적용할 수가 있다.
이상의 설명에서는 주로 본 발명자에 의하여 이루어진 발명을 그 이용분야인 화상처리 전용의 프로세서에 적용한 경우에 대하여 설명했으나 본 실시예는 그것에 한정되는 것은 아니고 확대, 축소 회전등의 묘화처리 기능을 가지는 각종 데이터 처리장치에 넓게 적용할 수 있다. 본 발명은 적어도 보간처리를 통하여 원화상 데이터로부터 변환화상 데이터를 얻는 조건의 것에 적용할 수 있다.

Claims (13)

  1. 도형데이터를 기억하는 표시용 메모리에 대한 도형데이터의 독출기입 및 전송을 제어하는 도형 처리장치에 있어서, 상기 표시용 메모리에 대한 제1의 어드레스 정보와 이 제1의 어드레스 정보에 의하여 지정되는 1워드중의 화소위치를 지정하는 제1의 화소어드레스 정보를 기억하는 제1의 수단과, 상기 표시용 메모리에 대한 제2의 어드레스 정보와 이 제2의 어드레스 정보에 의하여 지정되는 1워드중의 화소위치를 지정하는 제2의 화소 어드레스 정보를 기억하는 제2의 수단과, 연속하는 2워드중에 포함되는 복수화소의 도형데이터를 시프트하여 연속하는 1워드상당의 도형데이터로서 추출하는 제3의 수단과, 1워드중에 포함되는 화소수에 따라 화소단위로 1워드분 동시에 묘화(描畵) 연산을 행하는 제4의 수단과, 제1∼제4수단의 동작을 제어하는 제어장치를 가지고, 상기 제어장치는 상기 제1의 어드레스정보에 의하여 연속하여 2워드의 도형데이터를 상기 표시용 메모리로 부터 독출하고, 또 그 독출된 2워드의 도형데이터를 상기 제3의수단에 입력하고, 상기 제3의수단에 그 2워드의 도형데이터를 상기 제1 및 제2의 화소 어드레스 정보에 따라 시프트하여 1워드상당의 도형데이터로서 추출시키고 다시 상기 제2의 어드레스 정보에 의하여 표시용 메모리로부터 독출한 도형데이터를 상기 제3의 수단에 의하여 추출한 도형데이터에 의하여 갱신하는 연산을 상기 제4의 수단에 의하여 행하게하고 그 연산결과를 표시용 메모리에 독립하는 것을 특징으로 하는 도형 처리장치.
  2. 제1항에 있어서, 제1의 어드레스 정보는 도형데이터의 전송원의 어드레스를 나타내고, 제2의 어드레스 정보는 전송선을 어드레스를 나타내는 도형 처리장치.
  3. 도형데이터를 기억하는 표시용 메모리에 대한 도형데이터의 독출기입 및 전송을 제어하는 도형처리장치에 있어서, 상기 표시용 메모리에 대한 제1의 어드레스 정보와 이 제1의 어드레스 정보에 의하여 지정되는 1워드중의 화소 위치를 지정하는 제1의 화소 어드레스 정보를 기억하는 제1의 수단과, 상기 표시용 메모리에 대한 제2의 어드레스 정보와 이 제2의 어드레스 정보에 의하여 지정되는 1워드중의 화소 위치를 지정하는 제2의 화소 어드레스 정보를 기억하는 제2의수단과, 연속하는 2워드중에 포함되는 복수화소의 도형데이터를 시프트하여 연속하는 1워드상당의 도형데이터로서 추출하는 제3의 수단과, 1워드중에 포함되는 화소수에 따라 화소단위로 1워드분동시에 묘화연산을 행하는 제4의 수단과, 1워드중에 포함되는 화소수에 따라 그 도형데이터를 화소 단위로 1워드분동시에 비교하는 제5의 수단과, 소정의 묘화 데이터를 기억하는 제6의 수단과, 상기 제4의 수단에 대하여 소정의 1비트만 묘화연산을 실행시키는 제7의 수단과, 싱기 제1∼제7수단을 제어하는 제어장치를 가지고, 상기 제어장치는 상기 제1의 어드레스 정보에 의하여 연속하여 1워드의 도형데이터를 상기 표시용 메모리로부터 독출하고, 다시 그 독출된 1워드의 도형데이터를 상기 제3의 수단에 입력하고, 상기 제3의 수단에 상기 제1 및 제2의 화소 어드레스 정보에 따라 시프트하여 상기 제2의 어드레스 정보로 독출되는 도형데이터를 화소위치가 일치한 1워드상당의 도형데이터로서 추출시키고 다시 그 추출된 도형데이터와 상기 제6의 수단에 기억된 묘화데이터를 상기 제5의 수단에서 비교시키고, 그 비교결과의 도형데이터에 의하여 상기 제2의 어드레스 정보에 의하여 표시용 메모리로부터 독출된 도형데이터의 갱신 연산을 상기 제7의 수단에서 지정된 1비트만에 관하여 상기 제4의 수단으로 실행시키고, 그 연산결과를 표시용 메모리에 기입하는 것을 특징으로 하는 도형처리장치.
  4. 제3항에 있어서, 제6의 수단에 기억시키는 묘화데이터는 제1의 어드레스 정보에 의하여 표시용 메모리로부터 독출된 컬러 도형데이트를 흑/백도형데이터에 변환하는 조건을 나타내는 데이터인 도형처리장치.
  5. 도형데이터를 기억하는 표시용 메모리에 대한 도형데이터의 독출기입 및 전송을 제어하는 도형처리장치에 있어서, 상기 표시용 메모리로 하는 제1의 어드레스 정보와 이 제1의 어드레스 정보에 의하여 지정되는 1워드중의 화소 위치를 지정하는 제1의 화소 어드레스 정보를 기억하는 제1의 수단과, 상기 표시용 메모리에 대한 제2의 어드레스 정보와 이 제2의 어드레스 정보에 의하여 지정되는 1워드중의 화소위치를 지정하는 제2의 화소어드레스 정보를 기억하는 제2의 수단과, 1워드중에 포함되는 화소수에 따라 화소단위로 1워드 동시에 묘화연산을 행하는 제3의 수단과, 1비트의 도형데이터를 복수 비트로 확장하는 제4의 수단과, 백과 흑의 도형데이터에 각각 대응하는 컬러 도형데이터를 기억하는 제5의 수단과, 상기 제4의 수단에 의하여 확장된 도형데이터에 따라 상기 제5의 수단에 기억된 컬러 도형데이터를 비트단위로 선택출력하는 제6의 수단과, 제1, 제6의 수단을 제어하는 제어장치를 가지고, 상기 제어장치는 상기 제1의 어드레스 정보에 의하여 1워드의 도형데이터를 상기 표시용 메모리로부터 독출하고, 다시 그 독출된 도형데이터를 상기 제4의 수단에 의하여 확장시키고, 그 확장된 도형데이터에 따라 상기 제5의 수단에 기억된 컬러 도형데이터를 비트단위로 추출하고, 그 추출된 컬러 도형데이터에 의하여 상기 제2의 어드레스 정보에 따라 독출된 도형데이터의 갱신연산을 상기 제4의 수단에 실행시키고, 그 연산결과를 표시용 메모리에 기입하는 것을 특징으로 하는 도형처리장치.
  6. 제5항에 있어서, 다시 연속하는 2워드중에 포함되는 복수화소의 도형데이터를 시프트하여 연속하는 1워드 상당의 도형데이터로서 추출하는 제7의 수단을 가지고, 상기 제어장치는 상기 제1의 어드레스 정보에 의하여 1워드의 도형데이터를 상기 표시용 메모리로부터 독출시키고 다시 그 독출된 1워드의 도형데이터를 상기 제3의 수단에 입력하고, 상기 제1 및 제2의 화소어드레스 정보에 따라 시프트하여 상기 제2의 어드레스 정보로 독출되는 도형데이터와 화소위치가 일치한 1워드 상당의 도형데이터로서 추출하여 상기 제4수단에 부여하는 도형처리장치.
  7. 1화소가 복수 비트로 표현된 화소단위의 정보를 기억하고 소정의 전송원영역 데이터를 변환하여 전송선영역에 전송처리하는 도형처리장치에 있어서, 전송선원좌표를 기억하는 제1의 수단과, 전송원좌표 간격을 X방향 및 Y방향으로 각 n분할한 중간점을 기억하는 제2의 수단과, 전송선좌표를 기억하는 제3의 수단과, 전송좌표로부터 컬러데이터를 독출하고, 소정의 조건으로 2치화하는 제4의 수단과, 전송선좌표에 대응하는 전송원좌표가 상기 제2의 수단이 나타내는 중간좌표이였을 경우에는 그 중간좌표의 주위 4점의 화소를 독출하고, 상기 제4의 수단에 의하여 각각 2치화하고, 상기 2치화된 4점의 정보와, 상기 제2의 수단에서 산출된 중간 좌표점에 의하여, 상기 주위 4점의 어느 화소를 전송할 것인가를 정하는 정보를 테이블화 해두는 제5의 수단을 가진 도형처리장치.
  8. 보간처리를 거쳐 원화상 데이터로부터 변환화상 데이터를 얻는 도형처리장치에 있어서, 원화상 데이터를 구성하는 다계조 데이터의 계조를 저감하는 계조 저감처리수단과, 그 계조 저감처리수단에 의하여 계조가 저감된 데이터에 의거하여 보간처리를 행하는 보간처리수단과, 그 보간처리수단에 의하여 얻어진 정보에 의거하여 원화상 데이터와 동등계조의 변환화상 데이터를 생성하기 위한 다계조 생성수단을 포함하는 것을 특징으로 하는 도형처리장치.
  9. 제8항에 있어서, 상기 보간처리수단은 보간처리의 내용을 패턴화한 복수의 보간테이블을 포함하는 것을 특징으로 하는 도형처리장치.
  10. 제9항에 있어서, 상기 보간테이블은 변환화상 데이터를 격납하는 소정화소에 대응하여 얻어지는 원화상 데이터 격납영역에 있어서의 화소간 위치와 그 회전의 소정수의 화소위치에 의거하여 변환화상 데이터로서의 다계조 데이터를 상대적으로 결정하기 위한 데이터가 패턴화되어 포함되어 있는 것을 특징으로 하는 도형처리장치.
  11. 제8항에 있어서, 상기 계조 저감처리수단은, 다계조 원화상 데이터와 참조 계조 데이터를 비교하여 그 결과에 의거하여 원화상 데이터를 2치화하는 것을 특징으로 하는 도형처리장치.
  12. 제11항에 있어서, 상기 보간처리수단은 보간처리의 내용을 패턴화한 복수의 보간테이블을 포함하는 것을 특징으로 하는 도형처리장치.
  13. 제12항에 있어서, 상기 보간테이블은 변환화상 테이블을 격납하는 소정화소에 대응하여 얻어지는 원화상 데이터 격납영역에 있어서의 화소간위치와 그 주위의 소정수의 화소위치에 의거하여 변환화소 데이터로서의 다계조 데이터를 결정하기 위한 데이터가 패턴화되어 포함되어 있는 것을 특징으로 하는 도형처리장치.
KR1019880003641A 1987-03-31 1988-03-31 도형 처리장치 KR950005231B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP62-78195 1987-03-31
JP87-78195 1987-03-31
JP62078195A JP2575695B2 (ja) 1987-03-31 1987-03-31 図形処理装置
JP62116870A JP2511966B2 (ja) 1987-05-15 1987-05-15 図形処理装置
JP87-116870 1987-05-15
JP62-116870 1987-05-15
JP62-171032 1987-07-10
JP87-171032 1987-07-10
JP62171032A JP2583515B2 (ja) 1987-07-10 1987-07-10 画像処理装置

Publications (2)

Publication Number Publication Date
KR880011647A KR880011647A (ko) 1988-10-29
KR950005231B1 true KR950005231B1 (ko) 1995-05-22

Family

ID=27302638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003641A KR950005231B1 (ko) 1987-03-31 1988-03-31 도형 처리장치

Country Status (2)

Country Link
US (3) US4965750A (ko)
KR (1) KR950005231B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965750A (en) * 1987-03-31 1990-10-23 Hitachi, Ltd. Graphic processor suitable for graphic data transfer and conversion processes
JPH0293725A (ja) * 1988-09-29 1990-04-04 Mitsubishi Electric Corp 表示エミユレーシヨン装置
JP3110041B2 (ja) * 1990-11-30 2000-11-20 株式会社東芝 画像情報処理装置
US5377344A (en) * 1991-07-31 1994-12-27 Toyo Corporation Selective memory transaction monitor system
US5179637A (en) * 1991-12-02 1993-01-12 Eastman Kodak Company Method and apparatus for distributing print jobs among a network of image processors and print engines
US5396597A (en) * 1992-04-03 1995-03-07 International Business Machines Corporation System for transferring data between processors via dual buffers within system memory with first and second processors accessing system memory directly and indirectly
JP2755039B2 (ja) * 1992-05-12 1998-05-20 日本電気株式会社 レジスタ・アクセス制御方式
US5319388A (en) * 1992-06-22 1994-06-07 Vlsi Technology, Inc. VGA controlled having frame buffer memory arbitration and method therefor
US5390293A (en) * 1992-08-19 1995-02-14 Hitachi, Ltd. Information processing equipment capable of multicolor display
TW232060B (en) * 1992-10-06 1994-10-11 Seiko Epson Corp Image processing apparatus
US5550972A (en) * 1993-06-30 1996-08-27 Microsoft Corporation Method and apparatus for efficient transfer of data to memory
US5727139A (en) * 1995-08-30 1998-03-10 Cirrus Logic, Inc. Method and apparatus for minimizing number of pixel data fetches required for a stretch operation of video images
US6288723B1 (en) * 1998-04-01 2001-09-11 Intel Corporation Method and apparatus for converting data format to a graphics card
US6320593B1 (en) * 1999-04-20 2001-11-20 Agilent Technologies, Inc. Method of fast bi-cubic interpolation of image information
JP2001022689A (ja) * 1999-07-06 2001-01-26 Mitsubishi Electric Corp 出力ｆｉｆｏデータ転送制御装置
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
US7119813B1 (en) 2000-06-02 2006-10-10 Nintendo Co., Ltd. Variable bit field encoding
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US6825851B1 (en) 2000-08-23 2004-11-30 Nintendo Co., Ltd. Method and apparatus for environment-mapped bump-mapping in a graphics system
US6937245B1 (en) 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US6867781B1 (en) 2000-08-23 2005-03-15 Nintendo Co., Ltd. Graphics pipeline token synchronization
US7002591B1 (en) 2000-08-23 2006-02-21 Nintendo Co., Ltd. Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US7184059B1 (en) 2000-08-23 2007-02-27 Nintendo Co., Ltd. Graphics system with copy out conversions between embedded frame buffer and main memory
US7034828B1 (en) 2000-08-23 2006-04-25 Nintendo Co., Ltd. Recirculating shade tree blender for a graphics system
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US7061502B1 (en) 2000-08-23 2006-06-13 Nintendo Co., Ltd. Method and apparatus for providing logical combination of N alpha operations within a graphics system
US6980218B1 (en) 2000-08-23 2005-12-27 Nintendo Co., Ltd. Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6965387B2 (en) * 2001-08-03 2005-11-15 Ball Semiconductor, Inc. Real time data conversion for a digital display
US7743376B2 (en) * 2004-09-13 2010-06-22 Broadcom Corporation Method and apparatus for managing tasks in a multiprocessor system
US8009172B2 (en) * 2006-08-03 2011-08-30 Qualcomm Incorporated Graphics processing unit with shared arithmetic logic unit
JP2012196296A (ja) * 2011-03-22 2012-10-18 Konica Minolta Medical & Graphic Inc 画像表示装置及び画像表示方法
CN108962271B (zh) * 2018-06-29 2021-06-22 广州视源电子科技股份有限公司 多加权有限状态转换器合并方法、装置、设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549172A (en) * 1982-06-21 1985-10-22 Motorola, Inc. Multicolor display from monochrome or multicolor control unit
US4667295A (en) * 1982-12-21 1987-05-19 Preston Jr Kendall Logical transform image processor
US4680720A (en) * 1983-10-17 1987-07-14 Kabushiki Kaisha Toshiba Dot interpolation control system
JPS60151789A (ja) * 1984-01-19 1985-08-09 Hitachi Ltd 多機能画像処理プロセツサ
US4769632A (en) * 1986-02-10 1988-09-06 Inmos Limited Color graphics control system
US4720871A (en) * 1986-06-13 1988-01-19 Hughes Aircraft Company Digital image convolution processor method and apparatus
US4965750A (en) * 1987-03-31 1990-10-23 Hitachi, Ltd. Graphic processor suitable for graphic data transfer and conversion processes

Also Published As

Publication number Publication date
US5448689A (en) 1995-09-05
KR880011647A (ko) 1988-10-29
US5319750A (en) 1994-06-07
US4965750A (en) 1990-10-23

Similar Documents

Publication Publication Date Title
KR950005231B1 (ko) 도형 처리장치
EP0989536B1 (en) Graphic pattern processing apparatus
EP0356103B1 (en) Scan-conversion process and processor
US5226175A (en) Technique for representing sampled images
US20020027563A1 (en) Image data acquisition optimisation
JP2000149035A (ja) 高速ラスタ形式レンダリングのためのグラフィックオブジェクト処理方法および装置
US6424346B1 (en) Method and apparatus for mapping samples in a rendering pipeline
US5175805A (en) Method and apparatus for sequencing composite operations of pixels
Ranwez et al. Order independent homotopic thinning for binary and grey tone anchored skeletons
US5020002A (en) Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system
US5202962A (en) Graphic processor suitable for graphic data transfer and conversion processes
US5128872A (en) Method and apparatus for determining line positions for display and manipulation by a computer system
US6538756B1 (en) Information processing apparatus and recording medium with pattern generation programs recorded thereon
GB2236037A (en) Method and apparatus for filling contours in digital typefaces
US4945497A (en) Method and apparatus for translating rectilinear information into scan line information for display by a computer system
US6741751B1 (en) Logic based tagging for hyperacuity rendering of an input image with a 5×5 context
US7170528B1 (en) Fast glyph rendering for vector based fonts
US6801214B1 (en) Three-dimensional graphics system reducing color data/bits in drawing operations for faster processing
JP2575695B2 (ja) 図形処理装置
JP2511966B2 (ja) 図形処理装置
AU767293B2 (en) Image data acquisition optimisation
KR950007532B1 (ko) 도형처리시스템 및 도형처리방법
JP2583515B2 (ja) 画像処理装置
JP2954434B2 (ja) 画像処理方法及びその装置
EP0483279A1 (en) TECHNIQUE FOR REPRESENTING SAMPLE IMAGES.

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990514

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee