KR950004751B1 - 이동 통신 전화기의 비동기 직렬 데이터 수신방법 - Google Patents

Abstract

내용 없음.

Description

이동 통신 전화기의 비동기 직렬 데이터 수신방법

제1도는 종래의 이동 통신 전화기와 직렬 데이터 송신부의 접속 구성도.

제2도는 제1도에 도시된 이동 통신 전화기의 직렬 데이터 수신 흐름도.

제3도는 본 발명에 따른 이동 통신 전화기와 직렬 데이터 송신부의 접속구성도.

제4도는 일반적인 비동기 직렬 데이터 포멧도.

제5a도 및 제5b도는 본 발명에 따른 이동 통신 전화기의 직렬 데이터 수신 흐름도.

제6도는 제5a도 및 제5b도에 의한 직렬 데이터 수신 파형도.

본 발명은 이동 통신 전화기의 비동기 직렬 데이터 수신방법에 관한 것으로, 특히 전화번호 직접 선택 장치(Direct Telephone number selecting system)(DTS)로부터 전송되는 비동기 직렬 데이터를 수신하는 제어 방법에 관한 것이다.

이동 통신 전화기는 통신산업의 박달로 경박 단소화 추세로 발전하고 있으며, 이로인해 필수 기능 이외의 기능은 주변장치를 사용하여 추가하고 있다. 예를들면, 원터치에 의한 다이얼링 키 데이터를 출력하는 전화 번호 직접 선택 기능등을 들 수 있다. 상기와 같은 전화번호 직접 선택 기능은 DTS라는 송신부에 의해 이루어지는 것이 보통이며, 상기 DTS는 원터치에 대응한 다이얼링 키 데이터를 비동기 직렬 데이터로서 이동 통신 전화기로 송신한다. 따라서 상기 DTS를 접속할 수 있는 셀루라 이동 통신 전화기에는 송신부인 DTS로부터 출력되는 직렬 데이터를 수신할 수 있는 기능이 갖추어져야 한다.

제 1 도는 직렬 데이터를 수신할 수 있는 이동 통신 전화기(10)와, DTS(16)의 접속 구성도를 나타낸 것이다. 상기의 구성을 살피면 하기와 같다.

수신부내에 CPU(Central Processing Unit)(14)와 비동기 직렬 데이터를 송수신 하기 위한 유와트(UART)(12)를 내장한 이동 통신 전화기(10)와, 그의 송신부인 전화번호 직접 선택 장치인 DTS(16)가 모듈라잭(전화선)으로 상호 연결된 구성을 갖는다.

상기 제 1 도와 같은 구성중 이동 통신 전화기(10)내에 있는 CPU(14)는 이동 통신 전화기(10)의 제반동작을 제어함과 동시에 유와트(12)를 통해 수신되는 직렬 데이터를 수신하여 다이얼링을 수행한다. 그리고 DTS(16)내 CPU(18)는 원터치 키(혹은 숫자 키)(도시하지 않았음)의 누름을 감지하여 그에 해당하는 다이얼링 데이터를 상기 모듈라잭(전화라인)을 통해 이동 통신 전화기(10)내에 유와트(12)로 전송하는 기능을 가지고 있다.

제 2 도는 제 1 도의 이동 통신 전화기(10)내의 CPU(10)의 동작흐름도를 나타낸 것으로서, 직렬 데이터의 수신과정을 도시한 것이다.

지금 사용자가 DTS(16)에 설치되어 있는 원터치 키를 누르면 송신측인 DTS(16)내의 CPU(18)는 상기 원터치 키에 대응하여 송신할 데이터 열을 연속으로 송신하며, 이는 모듈라잭을 통해 이동 통신 전화기(10)로 전송된다. 이때 수신장치인 이동 통신 전화기(10)내의 유와트(12)는 상기 DTS(16)로부터 전송되는 비동기 직렬 데이터를 수신하여 내부의 데이타 레지스터(Data Register)에 저장한다. 이때, 이동 통신 전화기(10)내의 CPU(14)는 상기 유와트(12)내의 데이터 레지스터를 제 2 도와 같은 흐름으로 읽어 송신 측의 데이터를 얻을 수 있다.

그러나 종래의 셀루라 이동 통신 전화기(10)는 유와트(12)란 비동기 직렬 데이터 입출력 장치를 사용하여 DTS(16)로 부터 출력되는 비동기 직렬 데이터를 수신하므로써 회로가 복잡한 문제점이 있었다.

따라서 본 발명의 목적은 경박 단소화 추세에 있는 셀루라 이동 통신 전화기에서 주변 장치들과의 접속을 통한 데이터를 교환함에 있어서, 비동기 직렬 입출력장치인 유와트를 사용하지 않고 프로세서를 통해 직접 데이터 수신을 할 수 있는 제어방법을 제공함에 있다.

본 발명의 또 다른 목적은 비동기 직렬 데이터를 수신하는 셀루라 이동 통신 전화기에 있어서, 수신되는 비동기 직렬 데이터 비트의 1/N 주기로 수신되는 데이터의 상태를 체크하여 데이터 열 수신하는 방법을 제공함에 있다.

이하 본 발명에 따른 바람직한 실시예의 동작을 첨부한 도면을 참조하여 상세히 설명한다.

제 3 도는 본 발명에 따른 셀루라 이동 통신 전화기와 DTS의 접속 구성도로서, 유와트를 제거한 이동 통신 전화기(22)와 송신부인 DTS(26)를 전화기의 모듈라잭을 사용하여 바로 접속한 구성을 갖는다.

상기 제 3 도에 도시된 이동 통신 전화기(22)내에는 직렬 데이터를 수신하기 위한 CPU(22)를 가지고 있으며, DTS(26)도 제 1 도에서 전술한 바와 같은 CPU(24)를 가지고 있다. 그리고 상기 제 3 도의 모듈라잭(25)은 직렬 데이터라인, 전원라인(VCc), 접지라인(GND)을 가지고 있으며, 이들은 모두 이동 통신 전화기(20)와 DTS(26)간에 접속된다.

제 4 도는 비동기 직렬 데이터의 포멧도로서, 이는 DTS(26)에서 송신된다. 제 4 도중 “S”는 스타트 비트(Start bit), 숫자 “1-7”은 데이터 비트, “ST”는 스톱 비트(stop bit)이다.

제5a도 및 제5b도는 본 발명에 따른 직렬 데이터 수신 흐름도로서, 이는 셀루라 이동 통신 전화기(20)내 CPU(22)의 동작 수순도이다.

제 6 도는 상기 제5a,5b도에 의한 직렬 데이터 수신 파형도이다.

이하 본 발명에 따른 비동기 직렬 데이타 수신 과정의 동작을 상세히 설명한다.

먼저, 송신부인 DTS(26)를 설명한다. DTS(26)는 20개의 숫자 키와 1개의 END 키를 갖고 있는데, 이 키들이 눌러지면 그에 해당하는 키값이 이동 통신 전화기(20)에 전달이 되어 그에 상응하는 전화 번호가 다이얼링 되도록하는 장치이다. 따라서 상기 DTS(26)는 키가 눌러지면 키 값에 해당하는 데이터를 제 4 도와 같이 비트 당 T1주기(여기서, T1은 1.28msec임)의 간격으로 10비트(S와 1-7 및 ST)씩을 일정간격을 두고 키가 떨어질 때까지 보낸다.

상기 제 4 도와 같이 송신된 비동기 직렬 데이터들은 모듈라잭(25)을 통하여 수신부인 이동 통신 전화기(20)로 전달된다. 상기 이동 통신 전화기(20)로 전송된 데이터는 CPU(22)에 의해 처리된다. 이동 통신 전화기(20)내의 CPU(22)는 타이머 인터럽트를 이용하여 비트 전송 주기의 1/4주기인 320μsec의 주기로 데이터 입력을 체크하는데, 이는 DTS(26)로부터 송신되는 데이터 비트의 간격이 1280μsec(1.28msec)이므로 이동 통신 전화기(20)에서는 1비트당 4번씩의 체크가 가능해진다.

즉, 5a도와 같이 320μsec 주기로 송신되는 데이터의 스타트 비트를 찾고, 스타트 비트를 체크하고 난 뒤에는 제5b도와 같이 1.28msec 마다 실제 데이터 비트를 수신한다. 제5a도 및 제5b도와 제 6 도를 참조하여 수신 동작을 보다 구체적으로 설명하면 하기와 같다.

지금 제 3 도와 같이 셀루라 이동 통신 전화기(20)가 동작되면 내부 CPU(22)는 제5a도 30과정에서 320μsec(제 6 도의 T2) 마다 발생되는 타이머 인터럽트가 발생했는지 체크한다. 상기 30과정의 검색결과 타이머 인터럽트가 발생되지 않았다면 CPU(22)는 인터럽트가 발생될 때까지 다른 일을 수행한다. 만약, 상기 제5a도 30과정에서 타이머 인터럽트가 발생되었다고 판단되면 CPU(22)는 내부 메모리 영역에 설정된 DTS처리중 플레그(DTS processing flag)를 조사하여 DTS처리중인가(DTS처리중 플레그 : 세트)를 32과정에서 체크하여 처리중일 경우(set)엔 제5b도로 처리를 넘긴다.

상기 제5a도 32과정의 검색과정에서 DTS처리중 플레그가 세트되어 있지 않았다고 판단하면 CPU(22)는 34과정에서 내부 메모리에 설정된 DTS처리 완료 플레그를 조사하여 DTS데이터의 처리가 완료되었는가를 34과정에서 체크한다. 상기 34과정의 검색결과 DTS처리가 끝나지 않았다면(DTS Processing flag=Reset) 상기 CPU(22)는 36과정에서 현재 수신된 데이터가 스타트 비트 인가를 체크한다. 상기 36과정의 검색에서 스타트 비트라고 인식된 경우 CPU(22)는 더욱 확실한 체크를 위해 40과정에서 더블 체크 카운터(Double Check Counter)를 증가시킨다. 만일 상기한 36과정의 검색결과 현재 입력되는 데이터가 스타트 비트가 아니라고 판단되면 CPU(22)는 38과정에서 약 10msec의 지연시간을 가진 후 전술한 제30과정으로 리턴한다. 여기서, 현재 입력되는 데이터가 스타트 비트가 아닐때 10msec의 지연시간을 갖는 이유는 새로운 스타트 비트의 검출을 위함이다.

한편 제5a도의 40과정에서 더블 체크 카운터를 증가한 CPU(22)는 42과정에서 내부 메모리에 있는 더블 체크 카운터의 내용을 읽어 스타트 비트가 두번 연속 체크되었는지를 확인하여 연속으로 체크가 안된 경우엔 전술한 30과정으로 리턴한다. 이는 T1주기(1.2msec)동안 “로우”의 상태를 유지하여야 하는 스타트 비트가 아니기 때문이다. 그러나, 상기 42과정의 검색 결과 스타트 비트가 두번 연속 체크된 경우라고 판단되면 CPU(22)는 44과정에서 내부 메모리 영역에 설정된 DTS 데이터 처리 중 플레그(Flag)를 설정하고, 타이머를 320μsec 주기(T2)에서 1.28msec(T3)마다 발생하도록 변경한다.

상기 과정에서 수신부인 이동 통신 전화기(20)내의 CPU(22)는 스타트 비트를 체크하기 위해서는 초기 320μsec의 타이머를 설정하며, 스타트 비트가 검출되어 나머지 8개의 데이터 비트와 하나의 스톱 비트를 받는 과정 동안에는 1.28msec로 타이머 인터럽트를 설정함을 알 수 있다. 즉, 제 6 도와 같이 처리된다. 따라서 초기 제 6 도 T2와 같은 320μsec 주기의 펄스로서 2번째 스타트 비트(로직“로우”)를 검출하면 [제 6 도 SP점] 상기 CPU(22)는 비트 전송 주기 T1과 동일한 주기 마다 제 6 도에 도시된 주기 T3를 발생하는 제 2 타이머 인터럽트로 인터럽트를 천이하여 데이터를 수신할 준비를 하게 된다.

상기와 같은 동작에 의해 스타트 비트를 비트 전송 주기의 1/4주기를 갖는 320μsec로 2회 검출하여 내부 메모리에 선정된 DTS처리중 플레그를 세트한 상태에서 제 2 타이머 인터럽트 T3가 발생되면, CPU(22)는 제5a도 30과정에서 인터럽트가 발생되었다고 판단하고 32과정에서 DTS처리중 플레그가 세트되었는지를 검색한다. 이때에는 스타트 비트의 더블 체크에 의해 전술한 44과정의 동작에서 DTS처리중 플레그가 세트된 상태임으로 CPU(22)는 제5b도 46과정을 수행하게 된다.

제5b도 46과정으로 점프한 CPU(22)는 스타트 비트를 제외한 9개의 데이터 비트를 검출하기 위해 DTS(26)로 부터 전송되는 데이터 비트를 카운트하기 위한 DTS데이터 카운터(data bit cont)를 하나 증가시킨다. 그리고 48과정에서 DTS 데이터 카운터의 값이 9번째 데이터 비트, 즉 스톱 비트인지 체크한다. 상기 48과정에서 9번째 비트가 아니라고 판단되면 DTS의 데이터 비트이므로 CPU(22)는 50과정에서 1비트의 실제 데이터 비트가 하이(1)인지 로우(0)인지를 체크하여 한 비트의 데이터를 얻는다.

만일 상기 48과정에서 스톱 비트로 체크되면 1바이트의 데이터열(data stream)수신완료한 상태이므로 CPU(22)는 다음의 데이터 열을 받기 위해 52과정에서 타이머 인터럽트를 다시 320μsec간격으로 설정한다. 상기 52과정에서 타이머의 주기를 320μsec로 설정한 CPU(22)는 54과정에서 현재 상태가 스톱 비트인가를 체크하여 스톱 비트가 아니면 에러로 간주하여 처리를 중단하며 정상적으로 스톱 비트가 체크되면 56과정을 수행한다. 상기 56과정에서 CPU(22)로 내부 메모리 영역에 설정된 바이트의 메모리 버퍼를 한칸씩 이동시켜서 새로 받은 데이터를 제일 첫번째 메모리 버퍼에 저장한다.

그리고 58과정에서 데이터 열 카운트를 증가시키고, 60과정에서 세번의 데이터 열(3byte)을 받았는지 체크한다. 데이터 열을 수신한 횟수가 세번이 안되었다고 판단되면 CPU(22)는 62과정에서 내부 메모리 설정된 데이터 비트 카운터(data bit count)와 DTS처리중 플레그(flag)를 클리어 하고 전술한 제5a도 30과정으로 리턴한다. 따라서 상기한 62과정의 동작에의 세번의 데이터 열(3byte)을 모두 수신완료할때까지 상기 한 동작을 반복하게 된다.

한편 전술한 60과정의 검색에서 데이터 열을 세번 받았다고 판단되면 CPU(22)는 64과정에서 DTS처리 완료 플레그를 설정하고 데이터 비트 카운터와 DTS처리중 플레그를 클리어시킨후 전술한 제5a도 30과정으로 리턴 한다. 따라서 상기 5a도 및 5b도의 동작에 의해 스타트 비트를 2번 체크하여 데이터를 수신하고, 데이터 열의 수신이 3번 반복될때 까지 수신 데이터 열을 계속 수신하여 처리함을 알 수 있다.

상기한 본 발명의 실시예에 있어서는 구체적으로 언급되지 않았지만 보다 정확한 데이터의 수신을 위해서 상기 5b도의 64과정을 수행한 이후로 DTS처리 완료 플레그가 설정된 것을 DTS(22)가 인식하면 수신된 세개의 수신 데이터를 비교하여 2개 이상이 동일한 경우에만 올바른 데이터로 간주하고 그것을 메모리에 저장하여 자동 다이얼링이 수행을 보다 정확하게 실행할 수 있다.

상술한 바와 같이 본 발명은 프로세서를 내장한 주변장치와 직렬 데이터 인터페이스를 함에 있어 전용장치인 유와트를 사용하지 않아도 되므로 회로의 복잡성의 배제와 비용의 절감을 달성할 수 있는 이점이 있다.

Claims (7)

1. 키 데이터의 입력에 대응한 전화번호를 비동기 직렬 데이터로 출력하는 전화번호 직접 선택 장치와, 상기 전화번호 직접 선택 장치로부터 출력되는 데이터를 수신하는 이동 통신 전화기를 구비한 이동 통신 전화기의 비동기 직렬 데이터 수신 방법에 있어서, 상기 전화번호 직접 선택 장치로부터 출력되는 비동기 직렬 데이터를 정확히 수신하기 위해 상기 송신 데이터 비트 주기의 1/n 주기로 비동기 직렬 데이터 포멧의 스타트 비트를 검출하는 제 1 과정과, 상기 제 1 과정에 의한 스타트 비트의 검출이 2회 검출된 이후로부터 수신되는 데이터 비트와 스톱 비트 상태를 송신 데이터의 비트 주기로 검출하여 직렬 데이터 열을 수신하는 제 2 과정으로 이루어짐을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신방법.
2. 제1항에 있어서, 상기 제 2 과정 수행후 상기 제 1 과정과 제 2 과정을 적어도 3회 이상 반복하여 3바이트의 비동기 직렬 데이터 열을 수신하여 내부 메모리에 저장하고, 상기 메모리에 저장된 3개의 비동기 직렬 데이터 열을 비교하여 2개의 수신 데이터 열이 동일한 경우에만 올바른 수신 데이터로 판정하는 제 3 과정을 더 포함함을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신방법.
3. 제1항 또는 제 2 항에 있어서, 제 2 과정의 1/n주기의 n은 2이상의 자연수임을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신방법.
4. 키 데이터의 입력에 대응한 전화번호를 비동기 직렬 데이터로 출력하는 전화번호 직접 선택 장치와, 상기 전화번호 직접 선택 장치로부터 출력되는 데이터를 수신하는 이동 통신 전화기를 구비한 이동 통신 전화기의 비동기 직렬 데이터 수신 방법에 있어서, 비동기 직렬 데이터 비트 주기의 1/n로 발생되는 타이머 인터럽트 발생에 응답하여 메모리에 설정된 DTS처리중 플레그가 세트되었는지를 검색하는 DTS플레그 검색과정과, 상기 DTS플레그 검색과정에서 DTS처리중 플레그가 세트되어 있지 않다고 판단시 DTS처리가 종료하였는지를 검색하여 종료시 상기 DTS플레그 검색과정으로 복귀하고, DTS처리가 미종료되었을때 현재의 수신 비트가 스타트 비트인가를 검색하는 스타트 비트 검출과정과, 상기 스타트 비트 검출과정에서 현재 수신된 데이터가 스타트 비트가 아니라고 판단시에 10msec를 지연후 상기 DTS플레그 검색과정을 복귀하고, 스타트 비트라고 판단시에 내부 메모리에 설정된 DTS처리중 플레그를 세트함과 동시에 상기 인터럽트 발생주기를 비동기 직렬 데이터 비트 주기로 변경하는 인터럽트 주기 변경과정과, 상기 DTS플레그 검색과정에서 DTS처리중 플레그가 세트되었다고 판단시에 응답하여 내부 메모리에 설정된 DTS 데이터 비트 카운터를 증가하고 상기 DTS 데이터비트 카운터의 값이 “9”인가를 검색하는 데이터 비트 카운트과정과, 상기 데이터 비트 카운트에서 DTS 데이트 비트 카운터의 값이“9”가 아니라고 판단시“1”비트의 논리 상태를 검색하여 비트값을 판정하고, 상기 값이“9”라고 판단시 상기 인터럽트 발생주기를 비동기 직렬 데이터 비트 주기의 1/n로 변경하는 수신 데이터 비트 판별과정과, 상기 수신 데이터 비트 판별과정 수행 후 현재의 입력 비트가 스톱 비트인가를 체크하여 스톱 비트가 아니면 상기 DTSA플레그 검색과정으로 복귀하고, 현재의 입력 비트가 스톱 비트이면 수신 데이터 열을 내부 메모리에 저장, DTS처리완료 플레그를 세트, DTS처리중 플레그 및 데이터 비트 카운터를 클리어하는 데이터 수신 종료과정으로 이루어짐을 특징으로하는 이동 통신 전화기의 비동기 직렬 데이터 수신 방법.
5. 제 4 항에 있어서, 상기 인터럽트 주기 변경과정은, 현재의 수신 비트가 스타트 비트인가를 검색하여 아닐때 10msec 지연 후 상기 DTS플레그 검색과정으로 복귀하는 수신 비트 상태 검색과정과, 상기 수신 비트 상태 검색과정의 검색결과 현재 수신되는 데이터가 스타트 비트라고 판단시 메모리에 설정된 더블 체크 카운트를 증가하고, 스타트 비트를 적어도 2회 검출되었는가를 검색하는 더블체크과정과, 상기 더블체크과정의 검색결과 스타트 비트를 2회 미검출이라 판단시 상기 DTS플레그 검색과정으로 복귀하고, 스타트 비트를 2회 검출하였다고 판단시 DTS처리중 플레그를 세트함과 동시에 인터럽트 발생주기를 비동기 직렬 데이터 비트 주기로 변경하는 데이터 비트 수신과정으로 이루어짐을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신방법.
6. 제 5 항에 있어서, 상기 데이터 수신 종료과정은, 현재의 입력 비트가 스톱 비트인가를 체크하여 스톱비트가 아니면 상기 DTS플레그 검색과정으로 복귀하고, 현재의 입력 비트가 스톱 비트라고 판단되면 3바이트 데이터 버퍼를 시프트하여 새로운 데이터 열을 버퍼에 저장하는 데이터 열 저장 과정과, 상기 데이터 열 카운트를 증가하여 그 값이 “3”인가를 판단하는 데이터 열 수신상태 검색과정과, 상기 데이터 열 수신 상태 검색과정에서 데이터 열 카운트의 값이“3”이하라고 판단시 DTS 데이터 비트 카운터와 DTS처리중 플레그를 리세트하여 상기 DTS 플레그 검색과정으로 복귀하고, 데이터 열 카운트의 값이“3”이라고 판단시 DTS처리완료 플레그를 세트, DTS처리중 플레그 및 DTS 데이터 비트를 클리어하는 플레그 초기화 과정으로 이루어짐을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신 방법.
7. 제 4 항 내지 제 6 항의 어느 하나의 항에 있어서, 상기 비동기 직렬 데이터 비트 주기의 1/n의 n은 자연수“4”임을 특징으로 하는 이동 통신 전화기의 비동기 직렬 데이터 수신방법.