KR950004209B1 - Fdd apparatus - Google Patents

Fdd apparatus Download PDF

Info

Publication number
KR950004209B1
KR950004209B1 KR1019930002956A KR930002956A KR950004209B1 KR 950004209 B1 KR950004209 B1 KR 950004209B1 KR 1019930002956 A KR1019930002956 A KR 1019930002956A KR 930002956 A KR930002956 A KR 930002956A KR 950004209 B1 KR950004209 B1 KR 950004209B1
Authority
KR
South Korea
Prior art keywords
floppy disk
signal
driver
flop
cpu
Prior art date
Application number
KR1019930002956A
Other languages
Korean (ko)
Other versions
KR940022241A (en
Inventor
권영돈
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930002956A priority Critical patent/KR950004209B1/en
Publication of KR940022241A publication Critical patent/KR940022241A/en
Application granted granted Critical
Publication of KR950004209B1 publication Critical patent/KR950004209B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

The apparatus provides a software tool to change a hard disk number installed in computer system without changing the hardware configuration. The apparatus comprises; a floppy disk driver outputting the motor enable signal and driver selection signal; an address decoder(25) outputting the ADDR signal with a CPU address input or OR gate (OR1) taking input IOW signal and ADDR signal; a D flip flop(24) to correspond to the CPU data; several tri state buffers(BF1 or BF8); several open collector type buffers(BUF1-BUF4) to transmit the tri state buffer output to the floppy disk drivers(22,23).

Description

플로피 디스크 드라이버 전환 장치Floppy Disk Driver Switching Device

제 1 도는 종래의 플로피 디스크 드라이버 인터페이스를 도시한 블럭도1 is a block diagram showing a conventional floppy disk driver interface.

제 2 도는 본 발명의 플로피 디스크 드라이버 전환 장치를 도시한 구성도2 is a block diagram showing a floppy disk driver switching device of the present invention

제 3 도는 본 발명의 소프트웨어의 동작원리를 도시한 플로챠트도3 is a flowchart showing the operating principle of the software of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11,21 : 플로피 디스크 컨트롤러 12,22 : 제 1 플로피 디스크 드라이버11,21: floppy disk controller 12,22: the first floppy disk driver

13,23 : 제 2 플로피 디스크 드라이버 24 : D-플립플럽13,23: second floppy disk driver 24: D-flip flop

25 : 어드레스 디코더 31 : 셋-업 소프트웨어25 address decoder 31 set-up software

32 : 포스트 소프트웨어32: Post Software

본 발명은 플로피 디스크(Floppy Dlsk)를 두개 이상 지원할 수 있는 컴퓨터 시스템(Computer System)의 플로피 디스크 드라이버(Floppy Disk Driver)와 플로피 디스크 컨트롤러(Floppy Dlsk ControlIer)간의 인터페이스(Interface)에 관련된 기술로 특히, 여러개의 플로피 디스크 드라이버의 지정번호를 하드웨어(Hardware)의 변경없이 소프트웨어(Software)를 이용하여 변경할 수 있도록 구현한 플로피 디스크 드라이버 전환 장치에 관한 것이다.The present invention relates to an interface between a floppy disk driver and a floppy disk controller of a computer system capable of supporting two or more floppy disks. The present invention relates to a floppy disk driver switching device in which designation numbers of a plurality of floppy disk drivers can be changed using software without changing hardware.

일반적으로 플로피 디스크 드라이버의 지정번호는 플로피 디스크 컨트롤러의 출력인 드라이버 선택 신호와 모터 인에이블 신호의 지정번호에 의해서 정해지므로, 플로피 디스크 드라이버와 플로피 디스크 컨트롤러 출력간의 연결상태를 조절해주면 사용자의 필요에 맞게 플로피 디스크 드라이버의 지정번호를 정해줄 수 있다.In general, the designation number of the floppy disk driver is determined by the designation number of the driver selection signal and the motor enable signal, which are the outputs of the floppy disk controller. Therefore, if the connection between the floppy disk driver and the floppy disk controller output is adjusted, You can specify the number of the floppy disk driver.

그러나, 컴퓨터 시스템이 두개의 플로피 디스크 드라이버를 지원할 수 있는 경우에, 종래의 플로피 디스크 드라이버 전환 장치는 제 1 도에 도시된 바와 같이 플로피 디스크 드라이버와 플로피 디스크 컨트롤러 간의 인터페이스가 하드웨어로 고정되어 있으므로 플로피 디스크 드라이버의 지정번호를 변경하기 위해서는 시스템을 분해하여 플로피 디스크 드라이버 내의 드라이버 선택 점퍼(Driver Selectlon Jumper)를 바꾸어주거나, 플로피 디스크 드라이버 인터페이스 케이블(FDD Interface Cable)을 바꾸어 장착해야 하는 어려움이 존재하게 된다.However, in the case where the computer system can support two floppy disk drivers, the conventional floppy disk driver switching device has a floppy disk because the interface between the floppy disk driver and the floppy disk controller is fixed in hardware as shown in FIG. In order to change the designation number of the driver, there is a difficulty in disassembling the system and changing the driver select jumper in the floppy disk driver or replacing the floppy disk driver interface cable.

즉, 제 1 도에 도시된 플로피 디스크 컨트롤러(11)의 출력인 드라이버 선택신호 DS0와 모터 인에이블 신호 ME0에 의해 선택된 제 1 플로피 디스크 드라이버(12)가 3.5인치(Inch) 디스크 드라이버이고, DS1신호와 ME1신호에 의해 선택된 제 2 플로피 디스크 드라이버(13)가 5.25인치 디스크 드라이버일 경우에는 5.25인치 디스크 드라이버를 첫번째 플로피 디스크 드라이버로 사용하고자 하면 지원이 되지않고 또한, 플로피디스크 컨트롤러(11)의 출력인 드라이버 서택신호 DS0와 모터 인에이블 신호 ME0에 의해 선택된 제 1 플로피 디스크 드라이버(12)가 5.25인치 플로피 디스크 드라이버이고, DS1신호와 NIE1신호에 의해 선택된 제 2 플로피 디스크 드라이버(13)가 3.5인치 플로피 디스크 드라이버일 경우에는 3.5인치 디스크 드라이버를 첫번째 플로피 디스크 드라이버로 사용하고자 하면 지원이 되지않는 문제점이 존재하게 되는 것이다.That is, the first floppy disk driver 12 selected by the driver selection signal DS0 and the motor enable signal ME0, which are outputs of the floppy disk controller 11 shown in FIG. 1, is a 3.5-inch (Inch) disk driver, and the DS1 signal. If the second floppy disk driver 13 selected by the and ME1 signals is a 5.25 inch disk driver, it is not supported to use the 5.25 inch disk driver as the first floppy disk driver, and the output of the floppy disk controller 11 The first floppy disk driver 12 selected by the driver search signal DS0 and the motor enable signal ME0 is a 5.25 inch floppy disk driver, and the second floppy disk driver 13 selected by the DS1 signal and the NIE1 signal is a 3.5 inch floppy disk. Driver, use the 3.5-inch disk driver as the first floppy disk driver. If you do, there will be problems that are not supported.

따라서, 본 발명에서는 플로피 디스크 컨트롤러와 플로피 디스크 드라이버간의 인터페이스를 소프트웨어프로그램(Program)으로 조절할 수 있도록 플로피 디스크 드라이버 전환 장치를 구성하여 플로피 디스크드라이버의 지정번호를 사용자가 필요에 따라 변환시킬 수 있도록 하므로써, 종대의 플로피 디스크 드라이버 인터페이스가 가지고 있던 문제점을 제거하고자 하는데에 그 목적이 있다.Therefore, in the present invention, by configuring a floppy disk driver switching device to control the interface between the floppy disk controller and the floppy disk driver by a software program, the user can convert the specified number of the floppy disk driver as needed, Its purpose is to eliminate the problems previously encountered with floppy disk driver interfaces.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제 2 도는 본 발명의 플로피 디스크 드라이버 전환 장치를 도시한 블럭도로서, 초기에 전원을 온(On)시키면 -PWR(Power On Reset)신호가 일정시간 동안 로직 로우(Logic Low)레벨로 전이하여 D-플립플럽(Flip-Flop)(24)의 출력인 DO신호를 로직로우레벨로 클리어(Clear)시키므로써, 트라이 -스테이트 버퍼(Tri-State Buffer) BFl,BF2을 인에이블(Enable)시켜 플로피 디스크 컨트롤러(21)의 출력 DS0,NIE0신호를 오픈 콜렉트 타입 버퍼(Open Collector Type Buffer) BUFl,BUF2의 출력인 DSS0,NlES0신호에 전달하여 제 1 플로피 디스크 드라이버(22)를 첫번째 플로피 디스크 드라이버로 지정하고, 트라이-스테이트버퍼 BF7,BF8을 인에이블시커 플로피 디스크 컨트롤러(21)의 출력 DS1,ME1신호를 오픈 콜렉트 타입 버퍼 BUF3,BUF4의 출력인 DSS1,MES1신호에 전달하여 제 2 플로피 디스크 드라이버(23)를 두번째 플로피디스크 드라이버로 지정한다.FIG. 2 is a block diagram showing a floppy disk driver switching device of the present invention. When power is initially turned on, a -PWR (Power On Reset) signal transitions to a logic low level for a predetermined period of time. -Clears the DO signal output from the flip-flop 24 to the logic low level, thereby enabling the tri-state buffers BFl and BF2 to enable the floppy disk. The first floppy disk driver 22 is designated as the first floppy disk driver by passing the output DS0 and NIE0 signals of the controller 21 to the DSS0 and NlES0 signals, which are outputs of the Open Collector Type Buffer BUFl and BUF2. To transfer the output DS1 and ME1 signals of the enable-seeker floppy disk controller 21 to the DSS1 and MES1 signals of the open-collect type buffers BUF3 and BUF4 by passing the tri-state buffers BF7 and BF8 to the second floppy disk driver 23. To the second floppy Specify a big driver.

-PWR신호가 일정시간 동안 로직로우상태를 유지하다가 로직하이(Loglc High)상태로 전이한 후, CPU어드레스(Central Processing Unit Address)를 입력으로 하는 어드레스 디코더(Address Decoder)(25)의 출력인 -ADDR신호와 CPU명령인 -IOW신호에 의해 오아게이트(OR Gate) OR1의 출력이 로직로우상태 펄스(Pulse)신호를 발생시키면 CPU 데이타가 갖는 로직상태에 따라 D-플립플럽(24)의 출력인 DO,-DO신호의 로직상태가 바뀌게 되고, 그에따라 플로피 디스크 컨트롤러(21)와 플로피 디스크 드라이버(22,23)간의 연결상태가 정해지게 되는 것이다. (이때, CPU 어드레스와 -IOW신호와 CPU 데이타는 플로피 디스크컨트롤러와 플로피 디스크 드라이버간의 인터페이스를 조정해 주기 위한 소프트웨어에 의해 CPU로부터 출력된 신호이며, 상기의 소프트웨어는 사용자가 입력하는 정보를 받아들여 처리한다.)A PWR signal is maintained at a logic low state for a predetermined time and then transitions to a logic high state, which is an output of an address decoder 25 that inputs a CPU address (Central Processing Unit Address). When the output of the OR gate OR1 generates the logic low state pulse signal by the ADDR signal and the -IOW signal, which is a CPU command, the output of the D-flip flop 24 depends on the logic state of the CPU data. The logic states of the DO and -DO signals are changed, and the connection state between the floppy disk controller 21 and the floppy disk drivers 22 and 23 is determined accordingly. (At this time, the CPU address, -IOW signal, and CPU data are signals output from the CPU by software for adjusting the interface between the floppy disk controller and the floppy disk driver. The software accepts the information input by the user and processes it. do.)

외부 입력에 의해 CPU 데이타가 로직로우상태를 갖게되면 D-플립플럽(24)의 출력 DO,-DO신호가 각각 로직로우, 로직하이상태로 전이하여 트라이-스테이트 버퍼 BFl,BF2,BF7,BF8을 인에이블시키므로, DS0,ME0신호가 DSS0,MES0신호에 전달되어 제 1 플로피 디스크 드라이버(22)를 첫번째 플로피 디스크 드라이버로 지정하고, DS1,ME1신호가 DSS1,MES1신호에 전달되어 제 2 플로괴 디스크 드라이버(23)를 두번째 플로괴 디스크 드라이버로 지정한다.When the CPU data has a logic low state due to an external input, the output DO and -DO signals of the D-flop flop 24 transition to the logic low and logic high states, respectively, to clear the tri-state buffers BFl, BF2, BF7, and BF8. Since it is enabled, the DS0 and ME0 signals are transmitted to the DSS0 and MES0 signals to designate the first floppy disk driver 22 as the first floppy disk driver, and the DS1 and ME1 signals are transmitted to the DSS1 and MES1 signals so that the second floppy disk is transmitted. The driver 23 is designated as the second floppy disk driver.

반면에, 외부 입력에 의해 CPU 데이타가 로직하이상태를 갖게되면 D-플립플럽(24)의 출력 DO,-DO신호가 각각 로식하이, 로직로우상태로 전이하여 트라이-스테이트 버퍼 BF3,BF4,BF5,BF6을 인에이블시키므로, DS0,ME0신호가 DSS1,MES1신호에 전달되어 제 2 플로피 디스크 드라이버(23)를 첫번째 플로피 디스크 드라이버로 지정하고, DS1,ME1신호가 DSS0,MES0신호에 전달되어 제 1 플로피 디스크 드라이버(22)를 두번째 플로피 디스크 드라이버로 지정한다.On the other hand, when the CPU data has a logic high state due to an external input, the output DO and -DO signals of the D-flop flop 24 transition to the logic high and logic low states, respectively, so that the tri-state buffers BF3, BF4 and BF5 Since BF6 is enabled, the DS0 and ME0 signals are transmitted to the DSS1 and MES1 signals to designate the second floppy disk driver 23 as the first floppy disk driver, and the DS1 and ME1 signals are transmitted to the DSS0 and MES0 signals. Floppy disk driver 22 is designated as the second floppy disk driver.

상기한 바와같이, 사용자가 외부에서 적절한 신호를 입력하여 CPU 데이타를 조정하므로써 플로피 디스크 드라이버들의 지정번호를 필요에 맞게 전환시킬 수 있는 것이다.As described above, the user can input the appropriate signal from the outside to adjust the CPU data so that the designated numbers of the floppy disk drivers can be switched as necessary.

제 3 도는 본 발명의 소프트웨어의 동작원리를 도시한 플로챠트(Flow Chart)로서, 전원이 온되면 셋-업(Set-Up) 소프트웨어 수행을 하여야 하는지 판단을 한후, 제 2 도의 D-플립플럽에 프로그래밍(Programmlng)해야 할 스테이터스(Status)를 사용자에게 질문하여 스테이터스를 입력받으며, 입력된 스테이터스를 불휘발성 램(Non Volatlle Random Access Memory)에 저장하는 단계로 셋-업 소프트웨어(31)를 진행하고, 일단 입력된 스테이터스가 불휘발성 램에 저장되면 다시 셋-업 소프트웨어 수행을 하여야 하는지 판단을 실시한 후, 불휘발성 램에 저장된 스테이터스를 리드(Read)하여 그 스테이터스의 상태에 맞게 제 2 도의 D-플립플럽을 프로그래밍하여 제 2 도에서 설명한대로 플로피 디스크 드라이버들의 지정번호를 결정하고, 지정번호가 정해진 플로피 디스크 드라이버들의 상대를 테스트한 후 OS(Operating System)를 부팅(Booting)시키는 단계로 포스트 소프트웨어(Post Software)(32)를 진행시키는 과정으로 이루어진다.FIG. 3 is a flowchart illustrating the operation principle of the software of the present invention. After determining whether to perform Set-Up software when the power is turned on, FIG. Proceed to the set-up software 31 by asking the user for the status to be programmed (Status) to receive the status, and storing the entered status in the non-volatile random access memory (Non Volatlle Random Access Memory). Once the entered status is stored in the nonvolatile RAM, it is determined whether to perform the setup software again. Then, the status stored in the nonvolatile RAM is read and the D-flip flop of FIG. Program to determine the designation numbers of the floppy disk drivers as described in Figure 2. After testing the opponent, the process of booting an OS (Operating System) is performed.

이상, 제 2 도와 제 3 도에서 설명한 본 발명의 방법대로 플로피 디스크 컨트롤러와 플로피 디스크 드라이버간의 인터페이스를 조정하게 되면 플로괴 디스크들의 지정번호를 하드웨어를 변경시키는 번거로움없이 사용자가 필요에 따라 소프트웨어를 이용하여 간단하게 결정할 수 있는 효과를 얻게 된다.As described above, when the interface between the floppy disk controller and the floppy disk driver is adjusted according to the method of the present invention described with reference to FIGS. 2 and 3, the user can use the software as needed without having to change the hardware of the assigned number of floc disks. By doing so, you can easily determine the effect.

Claims (2)

두개 이상의 플로피 디스크를 지원하는 컴퓨터 시스템에 있어서 플로피 디스크 드라이버들의 지정번호를 결정해 주기위해, 드라이버 선택 신호와 모터 인에이블 신호를 출력하는 플로피 디스크 컨트롤러(21)와, 사용자가 입력한 상태에 의해 CPU에서 출력된 CPU 어드레스를 입력으로 하여 -ADDR신호를 출력하는어드레스 디코더(25)와, 상기의 -ADDR신호와 CPU 명령인 -IOW신호를 입력으로 하는 오아게이트(ORl)와, 상기의 오아게이트(ORl)의 출력과 전원 공급기의 출력인 -PWR신호에 의해 제어되며, 사용자로부터 입력된 상태에 의해 생성된 CPU 데이타를 DO,-DO로 전달하는 D--플립플럽(24)과, 상기의 플로피 디스크 컨트롤러(21)의 출력인 드라이버 선택 신호와 모터 인에이블 신호를 상기의 D-플립플럽(24)의 출력에 따라, 여러개의 플로피 디스크 드라이버(22,23)에 선택적으로 연결시켜 주기 위한 여러개의 트라이-스테이트 버퍼(BF1 내지 BF8)와, 상기의 트라이-스테이트 버퍼(BF1 내지 BF8)에서 전달된 신호들을 플로피 디스크 드라이버(22,23)에 전달시켜 주는 여러개의 오픈 콜렉트 타입 버퍼(BUF1 내지 l3UF4)와, 상기의 오픈 콜렉트 타입 버퍼(BUFl 내지 BUF4)에서 전달된 신호에 따라 지정번호가 정해지는 플로피 디스크 드라이버(22,23)로 구성되는 것을 특징으로 하는 플로피 디스크 드라이버 전환 장치.In a computer system supporting two or more floppy disks, the floppy disk controller 21 which outputs a driver selection signal and a motor enable signal to determine the designation number of the floppy disk drivers, and the CPU by the user input state. The address decoder 25 for outputting the -ADDR signal by inputting the CPU address outputted from the < Desc / Clms Page number 5 >, the oragate ORl for inputting the -ADDR signal and the -IOW signal, which is the CPU instruction, OR-) and D-flip flop 24, which is controlled by the -PWR signal that is the output of the power supply and transfers the CPU data generated by the state input from the user to DO and -DO, and the floppy. The driver selection signal and the motor enable signal, which are outputs of the disk controller 21, are selectively selected by the floppy disk drivers 22 and 23 according to the output of the D-flip flop 24 described above. Several tri-state buffers BF1 to BF8 for connection to the memory, and several open collects for transmitting signals transmitted from the tri-state buffers BF1 to BF8 to the floppy disk drivers 22 and 23. Floppy disk driver switching comprising a type buffer BUF1 to l3UF4 and floppy disk drivers 22 and 23 whose designation numbers are determined according to signals transmitted from the open collect type buffers BUF1 to BUF4. Device. 제 1 항에 있어서, D-플립플럽(24)을 제어하기 위한 상태를 불휘발성 램에 저장하고, 이를 이용하여 D-플립플럽을 제어하는 것을 특징으로 하는 플로피 디스크 드라이버 전환 장치.2. The floppy disk driver switching device according to claim 1, wherein the state for controlling the D-flop flop (24) is stored in the nonvolatile RAM and the D-flop flop is controlled using the same.
KR1019930002956A 1993-03-02 1993-03-02 Fdd apparatus KR950004209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930002956A KR950004209B1 (en) 1993-03-02 1993-03-02 Fdd apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002956A KR950004209B1 (en) 1993-03-02 1993-03-02 Fdd apparatus

Publications (2)

Publication Number Publication Date
KR940022241A KR940022241A (en) 1994-10-20
KR950004209B1 true KR950004209B1 (en) 1995-04-27

Family

ID=19351433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002956A KR950004209B1 (en) 1993-03-02 1993-03-02 Fdd apparatus

Country Status (1)

Country Link
KR (1) KR950004209B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102131290B1 (en) 2019-05-02 2020-07-07 (주)라즈웰 Paint ball

Also Published As

Publication number Publication date
KR940022241A (en) 1994-10-20

Similar Documents

Publication Publication Date Title
EP0840455A2 (en) A microcontroller accessible macrocell
JPS6151243A (en) Register type operation processor
US4365312A (en) Sequence controller
JP2003242799A5 (en)
KR20110010793A (en) Embedded programmable component for memory device training
KR950004209B1 (en) Fdd apparatus
EP0080902B1 (en) Semiconductor memory device
JPS5981721A (en) Accessing of microcomputer peripheral equipment
US3846761A (en) Positioning controlling apparatus
KR100621635B1 (en) Method and apparatus for controlling interrupt signal in onenand flash memory device
KR20000026338A (en) Method for controlling bus of micro controller having arm cpu
KR20050045195A (en) Apparatus and method controlling a serial bus
JP2912090B2 (en) Time slot interchange circuit
JPH05334234A (en) High speed dma transferring device
KR0121764B1 (en) The method of user output control for teh real os system
JPH05135129A (en) Simulation device
KR0168973B1 (en) Rom accessing method and its apparatus
JPS59116857A (en) Processor for microprogram control data
JPH0621984B2 (en) Micro program load method
JPH0245860A (en) Data transferring device
JPH0683705A (en) Microcomputer lsi
KR970029844A (en) Light Path Control Method of High-Frequency Semiconductor Memory Devices
JPH01236345A (en) Single-chip microcomputer
JPH10143228A (en) Indirect register designation nc device
JPH0335335A (en) Storage device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee