KR0168973B1 - Rom accessing method and its apparatus - Google Patents

Rom accessing method and its apparatus Download PDF

Info

Publication number
KR0168973B1
KR0168973B1 KR1019950036797A KR19950036797A KR0168973B1 KR 0168973 B1 KR0168973 B1 KR 0168973B1 KR 1019950036797 A KR1019950036797 A KR 1019950036797A KR 19950036797 A KR19950036797 A KR 19950036797A KR 0168973 B1 KR0168973 B1 KR 0168973B1
Authority
KR
South Korea
Prior art keywords
address
rom
data
output
central processing
Prior art date
Application number
KR1019950036797A
Other languages
Korean (ko)
Other versions
KR970022780A (en
Inventor
전대현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950036797A priority Critical patent/KR0168973B1/en
Publication of KR970022780A publication Critical patent/KR970022780A/en
Application granted granted Critical
Publication of KR0168973B1 publication Critical patent/KR0168973B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

이 발명은 어드레스를 자동 증가시켜 롬을 억세스 하는 방법 및 그 장치에 관한 것으로서, 데이터를 읽고 처리하는 중앙처리장치와; 중앙처리장치가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬과; 상기 중앙처리장치와 롬 사이에 연결되어 중앙처리장치의 선택에 따라 롬을 제어해 주는 입출력포트부와; 상기 입출력포트부와 롬 사이에 연결되어, 읽고자 하는 연속적인 롬 데이터의 첫번째 영역의 어드레스 입력을 받아 출력한 후, 상기의 어드레스를 계속 증가시켜 출력하여 롬 데이터 읽기가 연속적으로 수행되도록 하기위한 자동증가회로부로 이루어지는 데, 중앙처리장치가 다수의 롬에 저장되어 있는 데이터중에서 일부분의 데이터를 연속적으로 읽을 때, 연속적인 데이터의 첫 번째 영역의 어드레스만 주고 롬 데이터를 읽으면 다음 영역의 어드레스는 자동으로 증가되어 연속적으로 롬 데이터를 읽을 수 있으0므로, 입출력포트를 억세스(access)하는 횟수가 줄고 그로인해 수행 속도가 빨라지게 되어 전반적인 성능과 효율성이 향상되는 효과를 갖는다.The present invention relates to a method and apparatus for automatically accessing a ROM by incrementing an address, comprising: a central processing unit for reading and processing data; A ROM in which data necessary for the CPU to perform a task is already loaded; An input / output port unit connected between the central processing unit and the ROM to control the ROM according to the selection of the central processing unit; Connected between the input and output port and the ROM, and receives and outputs the address input of the first region of the continuous ROM data to be read, and then automatically increases the address to output the ROM data to be continuously read It consists of an incremental circuit section. When the central processing unit reads a part of data continuously among data stored in multiple ROMs, only the address of the first region of the continuous data is read and the address of the next region is automatically Since the ROM data can be read continuously and thus, the number of accesses to the I / O port is reduced and the execution speed is increased, thereby improving the overall performance and efficiency.

Description

어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그 장치Method and apparatus for accessing ROM by auto incrementing address

제1도는 종래의 메모리 맵드 입출력 롬 어드레싱 장치의 구성도이다.1 is a configuration diagram of a conventional memory mapped input / output ROM addressing device.

제2도는 종래의 맵드 메모리 입출력 롬 어드레싱 장치의 구성도이다.2 is a configuration diagram of a conventional mapped memory input / output ROM addressing device.

제3도는 이 발명의 실시예에 따른 입출력 포트를 통한 중앙처리장치와 롬과의 연결 블록도이고,3 is a block diagram of a connection between a central processing unit and a ROM through an input / output port according to an embodiment of the present invention.

제4도는 이 발명의 실시예에 따른 어드레스를 자동 증가시켜 롬을 억세스하는 방법의 순서도이다.4 is a flowchart of a method of accessing a ROM by automatically incrementing an address according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 중앙처리장치 20 : 롬부10: central processing unit 20: Rombu

30 : 롬제어회로 50 : 입출력포트부30: ROM control circuit 50: I / O port section

60 : 자동증가부60: auto increment

이 발명은 어드레스(address)를 자동 증가시켜 롬(ROM; read only memory)을 억세스(access)하는 방법 및 그 장치에 관한 것으로서, 더욱 상세하게 말하자면 롬 데이터를 읽기 위한 루틴이 수행되는 장치에 있어서, 중앙처리장치(CPU; central processing unit)가 롬에 저장되어 있는 연속적인 데이터를 읽을 때, 연속적인 데이터의 첫번째 영역의 어드레스만 주고 롬 데이터를 읽으면 다음 영역의 어드레스는 중앙처리장치에 의하지 않고 자동으로 증가되어 연속적으로 롬 데이터를 읽을 수 있는 롬 어드레싱(addressing) 방법 및 그 장치에 관한 것이다.The present invention relates to a method and an apparatus for automatically accessing a read only memory (ROM) by automatically increasing an address, and more particularly, to an apparatus in which a routine for reading ROM data is performed. When the central processing unit (CPU) reads consecutive data stored in the ROM, only the address of the first area of the continuous data is read and the ROM data is read automatically without the central processing unit. It relates to a ROM addressing method and a device for increasing ROM to read ROM data continuously.

디지털 컴퓨터 시스템은 일반적으로 중앙처리장치, 기억장치 및 입출력장치등 3개의 주요 장치로 구성되어 있다. 기억장치는 2진 정보를 저장하거나 정보의 처리가 필요할 때 읽어 올 수 있는 장치이다.Digital computer systems generally consist of three main units: a central processing unit, a memory unit, and an input / output unit. A memory device is a device that can store binary information or read it when the information needs to be processed.

데이터 처리시에는 먼저 기억장치에서 가져온 정보를 중앙처리장치에 의해 선정된 레지스터로 전송시킨다. 그리고 중앙처리장치에서 얻어진 중간 및 최종 결과는 다시 기억 장치로 전송된다.In data processing, the information obtained from the storage device is first transferred to a register selected by the central processing unit. The intermediate and final results obtained from the central processing unit are then sent back to the storage unit.

기억장치는 많은 양의 2진 정보를 저장할 수 있는 2진 소자(binary cell)들의 집합체이다. 중앙처리장치와 직접 연결되는 메모리에는 2가지 종류가 있다. 램(RAM; random access memory)과 롬이 그것이다.Memory is a collection of binary cells that can store large amounts of binary information. There are two types of memory that are directly connected to the central processing unit. Random access memory (RAM) and ROM.

램은 후에 사용되는 정보의 저장을 위해 새로운 정보를 받아 들일 수 있다. 램은 기록(write)과 판독(read) 동작을 모두 수행할 수 있으나 롬은 단지 판독 동작만을 수행할 수 있다.RAM can accept new information for storage later. The RAM can perform both write and read operations, but the ROM can only perform read operations.

따라서 롬은 항상 회수 또는 판독될 수 있는 적당한 2진 정보가 메모리내에 이미 저장되어 있다는 것을 의미한다. 그렇지만 롬은 단지 판독만을 할 수 있기 때문에 존재하는 정보를 바꿀 수 없으므로 기록을 할 수가 없다.Thus, a ROM means that the proper binary information that can always be retrieved or read is already stored in the memory. However, since ROM can only read, it cannot change the existing information and thus cannot record.

일반적으로 디지털 컴퓨터 시스템에서는 소프트웨어로 중앙처리장치를 제어하여 롬 데이터를 읽게 되는데 이 때 롬은 메모리의 특정 영역으로 한정이 되어 있으며, 중앙처리장치로부터의 명령이 할당된 메모리 영역을 읽고자 하는 명령일 경우에 롬 제어 회로에서 롬을 활성화(active)시켜 중앙처리장치가 롬 데이터를 읽을 수 있게 한다.In general, a digital computer system reads ROM data by controlling the central processing unit through software, and the ROM is limited to a specific area of memory, and the command is to read a memory area allocated with the command from the central processing unit. In this case, the ROM control circuitry activates the ROM so that the CPU can read the ROM data.

이하 첨부된 도면을 참조로 하여 일반적인 롬 어드레싱 방법 및 장치에 대해 설명한다.Hereinafter, a general ROM addressing method and apparatus will be described with reference to the accompanying drawings.

제1도는 종래의 메모리 맵드 입출력 롬 어드레싱(Memory Mapped I/O ROM Addressing) 장치의 구성도이다.1 is a block diagram of a conventional memory mapped I / O ROM addressing device.

제1도에 도시되어 있듯이, 메모리 맵드 입출력 롬 어드레싱에 있어서 일반적인 구성은, 중앙처리장치(10)와; 중앙처리장치가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬(20)과; 상기 중앙처리장치(10)와 롬(20)에 연결되어 중앙처리장치(10)의 선택에 따라 롬(20)을 제어해 주는 롬제어회로(30)로 이루어져 있다.As shown in FIG. 1, a general configuration in memory mapped input / output ROM addressing includes: a central processing unit (10); A ROM 20 in which data necessary for the CPU to perform a task is already loaded; It is composed of a ROM control circuit 30 connected to the central processing unit 10 and the ROM 20 to control the ROM 20 according to the selection of the central processing unit 10.

상기 롬 제어회로(30)는 상기 롬(20)만을 제어한다.The ROM control circuit 30 controls only the ROM 20.

이와 같은 일반적인 메모리 맵드 입출력 롬 어드레싱 방법의 동작은 다음과 같다.The operation of the general memory mapped input / output ROM addressing method is as follows.

전원이 인가되는 초기를 제외하고는 중앙처리장치(10)는 이미 내장되어 있는 소프트웨어에 의해 롬 데이터를 읽게 되는데, 먼저 상기의 중앙처리장치(10)로부터 상기 롬(20)으로 할당된 영역을 나타내는 어드레스가 제1어드레스선(A1)으로 출력되고 또한 롬 영역은 읽기만이 가능한 영역이므로 읽기 동작을 나타내는 등의 신호가 제어선(C1)으로 출력된다.The central processing unit 10 reads ROM data by software that is already built in, except for the first time that power is applied. First, the CPU 10 indicates an area allocated from the CPU 10 to the ROM 20. Since the address is output to the first address line A1 and the ROM area is a read only area, a signal such as a read operation is output to the control line C1.

상기의 제1어드레스선(A1)과 제어선(C1)을 통해 해당 상태의 신호를 입력받은 상기 롬 제어회로(30)는 제1어드레스선(A1)을 거쳐 인가되는 어드레스가 롬 영역내에 있는 가를 판단하고 또한 제어선(C1)을 통해 인가되는 제어 동작이 읽기 동작인가 등을 판단한다. 그리고 롬 어드레싱에 알맞는 신호들이 입력되었다고 판단되면 롬(20)을 동작 가능하게 하는 출력가능선(OE1)을 구동하고, 중앙처리장치(10)으로부터 입력된 어드레스를 롬 데이터의 정확한 주소를 가리키는 어드레스로 변환시킨 후 제2어드레스선(A2)을 통해 출력한다.The ROM control circuit 30 that receives the signal of the corresponding state through the first address line A1 and the control line C1 determines whether an address applied through the first address line A1 is in the ROM region. In addition, it is determined whether or not the control operation applied through the control line C1 is a read operation. When it is determined that signals suitable for ROM addressing have been input, the output enable line OE1 for operating the ROM 20 is driven, and the address inputted from the CPU 10 indicates the correct address of the ROM data. After conversion to the output via the second address line (A2).

상기 롬 제어회로(30)로 부터의 출력인 제2어드레스선(A2)과 출력가능선(OE1)을 통해 해당 어드레스와 출력 가능 신호를 입력받은 롬(20)은 상기 어드레스가 가리키는 영역의 데이터를 제1데이터선(D1)을 통해 출력한다.The ROM 20, which receives the corresponding address and the output enable signal through the second address line A2 and the output enable line OE1, which are outputs from the ROM control circuit 30, receives data in the region indicated by the address. Output is via the first data line D1.

상기 롬(20)으로부터 출력된 롬 데이터는 롬 제어회로(30)의 입력인 제1데이터선(D1)을 통해 롬 제어회로(30)로 입력되고, 상기 데이터는 롬제어회로(30)의 출력이며 중앙처리장치(10)의 입력인 제2데이터선(D1)을 통해 중앙처리장치(10)로 입력된다.The ROM data output from the ROM 20 is input to the ROM control circuit 30 through the first data line D1, which is an input of the ROM control circuit 30, and the data is output from the ROM control circuit 30. And is input to the central processing unit 10 through the second data line D1 which is an input of the central processing unit 10.

상기한 동작들은 중앙처리장치(10)가 한 영역의 롬(20) 데이터를 읽는 방법, 즉 롬(20) 어드레싱 방법인데, 만일 중앙처리장치(10)가 연속적인 롬 데이터를 읽을 필요가 있을 때에는 상기의 동작들을 반복하여야 한다.The above operations are a method in which the central processing unit 10 reads ROM 20 data of one region, that is, a method of addressing the ROM 20. If the central processing unit 10 needs to read continuous ROM data, The above operations must be repeated.

제2도는 종래의 맵드 메모리 입출력 롬 어드레싱(Mapped Memory I/O ROM Addressing) 장치의 구성도이다.2 is a block diagram of a conventional Mapped Memory I / O ROM Addressing device.

제2도에 도시되어 있듯이, 맵드 메모리 입출력 롬 어드레싱에 있어서 종래의 구성은 중앙처리장치(10)와; 상기 중앙처리장치(10)가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬(20)과; 상기 중앙처리장치(10)와 롬(20)에 연결되어 중앙처리장치(10)의 선택에 따라 롬(20)을 제어해 주는 입출력포트부(40)로 이루어져 있다.As shown in FIG. 2, a conventional configuration of mapped memory input / output ROM addressing includes a central processing unit 10; A ROM 20 in which data necessary for the CPU 10 to perform a task is already loaded; The input / output port part 40 is connected to the CPU 10 and the ROM 20 to control the ROM 20 according to the selection of the CPU 10.

상기 입출력포트부(40)는 상기 롬(20)만을 제어하는 것이 아니라 입출력포트부(40)에 다른 장치들이 연결되어 있으면 중앙처리장치의 선택에 따라 그 다른 장치들도 제어할 수가 있다.The input / output port unit 40 may control not only the ROM 20 but also other devices according to the selection of the central processing unit when other devices are connected to the input / output port unit 40.

이와 같은 종래의 입출력포트를 통한 롬 어드레싱 방법의 동작은 다음과 같다.The operation of the ROM addressing method through the conventional input / output port is as follows.

중앙처리장치(10)로부터 상기 롬(20)으로 할당된 영역을 나타내는 어드레스가 제3어드레스선(A3)을 통해 출력되고 또한 읽기 동작을 나타내는 등의 신호가 제어선(C2)을 통해 해당 신호로 출력된다.An address indicating an area allocated from the CPU 10 to the ROM 20 is output through the third address line A3 and a signal indicating a read operation is transmitted to the corresponding signal through the control line C2. Is output.

상기의 제3어드레스선(A3)과 제어선(C2)을 통해 해당 신호를 입력받은 상기 입출력포트부(40)는 제3어드레스선(A3)에 인가된 어드레스가 롬(20)영역을 포함한 입출력포트부(40) 영역내에 있는 가를 판단하고 또한 제어선(C2)을 통해 인가된 제어 신호를 받은 후, 입출력포트부(40) 영역에 해당하는 신호들이 입력되었다고 판단되면 상기 입출력포트부(60)에 연결되어 있는 장치, 이 실시예에서는 롬(20)을 나타내는데 상기 롬(20)을 동작 가능하게 하는 출력가능선(OE2)을 구동하고, 중앙처리장치(10)로부터 입력된 어드레스를 각 장치에 맞게 변환시킨 후 제4어드레스선(A4)을 통해 출력한다.The input / output port unit 40, which receives the corresponding signal through the third address line A3 and the control line C2, has an input / output including an ROM 20 region having an address applied to the third address line A3. After determining whether it is in the area of the port part 40 and receiving a control signal applied through the control line C2, if it is determined that signals corresponding to the area of the input / output port part 40 are input, the input / output port part 60 In this embodiment, the device 20 is connected to the device 20. In this embodiment, the ROM 20 is driven. The output enable line OE2 for operating the ROM 20 is driven, and an address input from the CPU 10 is assigned to each device. After the conversion, it is output through the fourth address line A4.

상기 입출력포트부(40)에서 출력되는 제4어드레스선(A4)과 출력가능선(OE2)에 인가된 해당 신호를 입력받은 롬(20)은 상기 제4어드레스선(A4)에 인가된 어드레스가 가리키는 영역의 데이터를 제3데이터선(D3)을 통해 출력한다.The ROM 20 receiving the corresponding signal applied to the fourth address line A4 and the output enable line OE2 output from the input / output port unit 40 has an address applied to the fourth address line A4. Data of the indicated area is output through the third data line D3.

입출력포트부(40)는 롬(20) 데이터를 상기 제3데이터선(D3)을 통해 입력받아 제4데이터선(D4)을 통해 출력한다. 중앙처리장치(10)는 연결된 제4데이터선(D4)을 통해 롬(20) 데이터를 입력받는다.The input / output port unit 40 receives the ROM 20 data through the third data line D3 and outputs the data through the fourth data line D4. The CPU 10 receives the ROM 20 data through the fourth data line D4 connected thereto.

상기한 동작들이 중앙처리장치(10)가 입출력포트부(40)를 통해 한 영역의 롬(20)데이타를 읽는 방법, 즉 입출력포트부(40)를 통한 롬(20) 어드레싱 방법인데, 만일 중앙처리장치(10)가 연속적인 롬(20) 데이터를 읽을 필요가 있을 때에는 상기의 동작들을 반복하여야 한다.The operations described above are a method in which the central processing unit 10 reads ROM 20 data in one region through the input / output port unit 40, that is, a method of addressing the ROM 20 through the input / output port unit 40. When the processing apparatus 10 needs to read continuous ROM 20 data, the above operations should be repeated.

그러나 상기한 종래의 기술은 한 영역의 롬 데이터를 읽을 때에는 문제가 없으나, 연속적인 영역의 롬 데이터를 읽을 때에는 현재 읽은 영역의 데이터 다음에 읽을 영역의 어드레스를 예상할 수 있는데도, 중앙처리장치가 다음에 읽을 어드레스를 출력하여 롬 데이터를 읽게 되고, 연속적으로 상기와 같이 반복하여 목적한 롬 데이터를 얻게 된다. 중앙처리장치가 읽고자 하는 영역이 연속적이고 대량의 범위일 때에는 상기와 같은 반복적인 동작들이 시스템의 성능과 효율성을 저하시키는 문제점이 있다.However, the above-described conventional technique has no problem when reading ROM data of one area, but when reading ROM data of a continuous area, the central processing unit can predict the address of the read area after the data of the current read area. The ROM data is read by reading the address to be read, and the desired ROM data is repeatedly obtained as described above. When the central processing unit reads a continuous and large range, the above repetitive operations have a problem of degrading the performance and efficiency of the system.

따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 중앙처리장치가 다수의 롬에 저장되어 있는 데이터중에서 일부분의 데이터를 연속적으로 읽을 때, 연속적인 데이터의 첫번째 영역의 어드레스만 주고 롬 데이터를 읽으면 다음 영역의 어드레스는 자동으로 증가되어 연속적으로 롬 데이터를 읽을 수 있는 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그 장치를 제공하기 위한 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems. When the central processing unit continuously reads a part of data from among data stored in a plurality of ROMs, only the address of the first region of the continuous data is given. When the data is read, the address of the next area is automatically increased to provide a method and apparatus for accessing the ROM by automatically increasing the address for continuously reading the ROM data.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 데이터를 읽고 처리하는 중앙처리장치와; 중앙처리장치가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬부와; 상기 중앙처리장치와 롬 사이에 연결되어 중앙처리장치의 선택에 따라 롬을 제어해 주는 입출력포트부와; 상기 입출력포트부와 롬 사이에 연결되어, 읽고자 하는 연속적인 롬 데이터의 첫 번째 영역의 어드레스 입력을 받아 출력한 후, 상기의 어드레스를 계속 증가시켜 출력하여 롬 데이터 읽기가 연속적으로 수행되도록 하기위한 자동증가부로 이루어진다.As a means for achieving the above object, a configuration of the present invention includes a central processing unit for reading and processing data; A ROM unit in which data necessary for the CPU to perform a task is already loaded; An input / output port unit connected between the central processing unit and the ROM to control the ROM according to the selection of the central processing unit; Connected between the input / output port and the ROM to receive and output the address input of the first region of the continuous ROM data to be read, and then increase and output the address to continuously read the ROM data. It is made up of auto increment.

상기의 목적을 달성하기 위한 이 발명의 다른 구성은, 롬부에 저장된 데이터의 특성을 판별하는 단계와; 상기 판별 단계에서, 롬부에 저장된 데이터가 연속적으로 어드레싱에 적합한 경우 연속적인 어드레싱이 가능한 롬 데이터를 전부 읽기위해서 반복되어야 하는 횟수를 기록하는 단계와; 다수의 롬중에서 읽고자 하는 연속적인 데이터가 저장된 롬을 결정시키는 어드레스를 상위 어드레스 포트부로 입력하는 단계와; 상기의 상위 어드레스에 의해 결정된 롬에 저장된 데이터중에서 읽고자 하는 연속적인 데이터의 첫번째 어드레스가 0(zero) 인가를 판단하는 단계와; 상기에서 판단된 어드레스가 0이면 데이터 포트를 통해 데이터를 읽는 단계와; 상기에서 판단된 어드레스가 0이 아니면 읽고자 하는 연속적인 데이터의 어드레스를 하위 어드레스 포트부로 입력하는 단계와; 기록된 반복 횟수를 1 감소시키는 단계와; 1 감소된 반복 횟수가 0인가를 판단하여 반복 횟수가 0일 경우 연속적인 롬 데이터 읽기를 종료하고, 0이 아닐 경우 롬 데이터 읽기를 계속 실행하는 단계로 이루어진다.Another aspect of the present invention for achieving the above object comprises the steps of determining the characteristics of the data stored in the ROM; In the determining step, recording the number of times that the data stored in the ROM must be repeated in order to read all the ROM data capable of continuous addressing if the data stored in the ROM are continuously suitable for addressing; Inputting an address for determining a ROM in which consecutive data to be read from among a plurality of ROMs is stored into an upper address port portion; Determining whether the first address of the continuous data to be read is zero among the data stored in the ROM determined by the upper address; Reading data through a data port if the determined address is 0; Inputting an address of continuous data to be read to a lower address port unit if the determined address is not 0; Reducing the number of recorded repetitions by one; 1 If it is determined that the reduced number of repetitions is 0, and if the number of repetitions is 0, continuous reading of the ROM data is terminated.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 이 발명의 실시예에 따른 입출력 포트를 통한 중앙처리장치와 롬과의 연결 블록도이고, 제4도는 이 발명의 실시예에 따른 어드레스를 자동 증가시켜 롬을 억세스하는 방법의 순서도이다.FIG. 3 is a block diagram of a connection between a central processing unit and a ROM through an input / output port according to an embodiment of the present invention, and FIG. 4 is a flowchart of a method of accessing a ROM by automatically increasing an address according to an embodiment of the present invention.

제3도에 도시되어 있듯이, 이 발명의 실시예에 따른 어드레스를 자동 증가시켜 롬을 억세스하는 장치의 구성은 제5어드레스선(A5)과 제6데이터선(D6)과 제어선(C3)에 연결된, 디지털 컴퓨터 시스템의 중심 소자인 중앙처리장치(10)와; 상기 중앙처리장치(10)가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬부(20)와; 상기 중앙처리장치(10)와 롬부(20) 사이에 연결되어 중앙처리장치(10)의 선택에 따라 롬부(20)를 제어해 주는 입출력포트부(50)와; 상기 입출력포트부(50)와 롬부920) 사이에 연결되어, 읽고자 하는 연속적인 롬 데이터의 첫번째 영역의 어드레스 입력을 받아 출력한 후, 상기의 어드레스를 계속 증가시켜 출력하여 롬 데이터 읽기가 연속적으로 수행되도록 하기위한 자동증가부(60)로 이루어진다.As shown in FIG. 3, the configuration of an apparatus for accessing the ROM by automatically increasing the address according to the embodiment of the present invention is applied to the fifth address line A5, the sixth data line D6, and the control line C3. A central processing unit 10 which is connected, which is a central element of a digital computer system; A ROM unit 20 in which data necessary for the CPU 10 to perform a task is already loaded; An input / output port unit 50 connected between the central processing unit 10 and the ROM unit 20 to control the ROM unit 20 according to the selection of the central processing unit 10; Connected between the input / output port unit 50 and the ROM unit 920 to receive and output the address input of the first region of the continuous ROM data to be read, and then continuously increase and output the address to read the ROM data continuously. It is made of an automatic increasing unit 60 to be performed.

이 발명의 실시예에 따른 상기 입출력포트부(50)는 중앙처리장치(10)에 연결된 제5어드레스선(A5)을 통해 연속적인 데이터의 첫 번째 데이터의 어드레스를 입력받아서 제7어드레스선(A7)을 통해 그대로 출력하는 하위 어드레스포트부(LAP)와; 중앙처리장치(10)로부터 제5어드레스선(A5)을 통해 다수의 롬중에서 연속적인 데이터가 저장된 롬을 결정하는 어드레스를 입력받아 제8어드레스선(A8)을 통해 그대로 출력하는 상위 어드레스 포트부(HAP)와; 중앙처리장치(10)에 연결된 제어선(C3)을 통해 해당 제어 신호를 입력받아 출력 가능 신호를 출력가능선(OE3)을 통해 출력하는 제어회로부(CL)와; 롬부(20)에 연결된 제5데이터선(D5)을 통해 해당 데이터를 입력받아 중앙처리장치(10)로 출력하는 데이터포트부(DP)로 이루어진다.The input / output port unit 50 according to the embodiment of the present invention receives the address of the first data of the continuous data through the fifth address line A5 connected to the central processing unit 10 and receives the seventh address line A7. A lower address port part (LAP) for outputting as is; The upper address port unit which receives an address for determining a ROM storing consecutive data among a plurality of ROMs from the central processing unit 10 through a fifth address line A5 and outputs the same through the eighth address line A8. HAP); A control circuit unit CL for receiving a corresponding control signal through a control line C3 connected to the central processing unit 10 and outputting an output enable signal through an output enable line OE3; The data port unit DP receives the corresponding data through the fifth data line D5 connected to the ROM unit 20 and outputs the data to the CPU 10.

상기 자동증가부(60)는 상기 입출력포트부(50)의 상위 어드레스포트부(HAP)에 연결된 제8어드레스선(A8)을 통해 어드레스를 입력받아 리세트(reset) 되어 어드레스 0(zero)를 제7어드레스선(A7)을 통해 출력한다. 그리고 상기 입출력포트부(50)의 하위 어드레스 포트부(LAP)에 연결된 제6어드레스선(A6)에 인가되는 어드레스가 0(zero)이 아니면 상기 제6어드레스선(A6)의 해당 어드레스를 제7어드레스선(A7)을 통해 출력한다.The auto increment unit 60 receives an address through an eighth address line A8 connected to the upper address port part HAP of the input / output port unit 50 and resets the address 0 to zero. Output is via the seventh address line A7. If the address applied to the sixth address line A6 connected to the lower address port part LAP of the input / output port unit 50 is not zero, the corresponding address of the sixth address line A6 is set to seventh. Output is via the address line A7.

상기 롬부(20)는 상기 입출력포트부(50)의 상위 어드레스로 포트부(HAP)에 연결된 제8어드레스선(A8)과 상기 자동증가부(60)에 연결된 제7어드레스선(A7)과 상기 입출력포트부(50)의 제어회로부(CL)에 연결된 출력가능선(OE3)을 통해 해당 어드레스와 제어 신호를 입력받아 해당 영역의 데이터를 5데이터선(D5)을 통해 입출력포트부(50)로 출력한다.The ROM unit 20 may include an eighth address line A8 connected to the port HAP at an upper address of the input / output port unit 50, and a seventh address line A7 connected to the auto increment unit 60 and the eighth address line A7. The corresponding address and the control signal are inputted through the output enable line OE3 connected to the control circuit unit CL of the input / output port unit 50 and the data of the corresponding area is transferred to the input / output port unit 50 through the five data lines D5. Output

상기한 구성에 의한, 이 발명의 실시예에 따른 어드레스를 자동 증가시켜 롬을 억세스하는 방법 미 그 장치의 작용은 다음과 같다.With the above configuration, the method of accessing the ROM by automatically increasing the address according to the embodiment of the present invention. The function of the apparatus is as follows.

사용자는 롬에 저장된 데이터의 특성을 판별하여 연속적인 어드레싱이 가능한가를 판단한다.(S1)The user determines the characteristics of the data stored in the ROM to determine whether continuous addressing is possible (S1).

상기 판별 단계에서, 롬부에 저장된 데이터가 연속적인 어드레싱에 적합한 경우 연속적인 어드레싱이 가능한 롬 데이터를 전부 읽기위해서 반복되어야 하는 횟수를 기록하고(S2), 상기의 중앙처리장치(10)는 읽을 영역의 데이터가 저장되어 있는 롬을 결정하는 어드레스를 제5어드레스선(A5)을 통해 출력하고(S3), 상기 입출력포트부(50)의 상위 어드레스포트부(HAP)는 상기 입력을 받아 제8어드레스선(A8)을 통해 출력한다.In the determining step, if the data stored in the ROM is suitable for continuous addressing, the number of times to be repeated in order to read all the ROM data capable of continuous addressing is recorded (S2), and the CPU 10 reads the area of the read area. The address for determining the ROM in which the data is stored is output through the fifth address line A5 (S3), and the upper address port portion HAP of the input / output port portion 50 receives the input and receives the eighth address line. Output via (A8).

입출력포트부(50)의 하위 어드레스포트부(LAP)는 상기 제5어드레스선(A5)을 통해 입력된 첫번째 데이터의 어드레스를 제6어드레스선(A6)을 통해 출력한다. 자동증가부(60)는 제8어드레스선(A8)으로 출력된 어드레스를 입력받아 리세트(reset)되고, 제7어드레스선(A7)을 통해 어드레스 0을 출력한다.The lower address port part LAP of the input / output port part 50 outputs the address of the first data input through the fifth address line A5 through the sixth address line A6. The automatic increasing unit 60 receives the address output through the eighth address line A8 and resets it, and outputs address 0 through the seventh address line A7.

해당 롬에서 읽는 데이터 영역의 첫번째 어드레스가 0인가를 판단한 후(S4), 어드레스가 0이면 중앙처리장치(10)는 롬 데이터를 읽기 위해 제어신호를 제어선(C3)을 통해 출력한다(S5). 상기 입출력포트부(50)의 제어회로부(CL)는 상기 제어 신호를 입력받아 롬부(20)가 해당 영역의 데이터를 출력시킬 수 있도록 하는 출력가능(output enable) 신호를 출력가능선(OE3)에 출력한다.After determining whether the first address of the data area read from the corresponding ROM is 0 (S4), if the address is 0, the CPU 10 outputs a control signal through the control line C3 to read the ROM data (S5). . The control circuit unit CL of the input / output port unit 50 receives the control signal and outputs an output enable signal to the output enable line OE3 to allow the ROM unit 20 to output data of a corresponding region. Output

롬부(20)는 상기 제8어드레스선(A8)을 통해 롬을 결정짓는 어드레스를 입력받고 제7어드레스선(A7)을 통해 첫번째 데이터의 어드레스를 입력받고 출력가능선(OE3)을 통해 출력가능신호를 입력받은 후, 상기 어드레스에 해당하는 영역의 데이터를 제5데이터선(D5)을 통해 출력한다.The ROM unit 20 receives an address for determining a ROM through the eighth address line A8, receives an address of the first data through the seventh address line A7, and outputs an output signal through the output enable line OE3. After inputting the data, the data of the area corresponding to the address is output through the fifth data line D5.

입출력포트부(90)의 데이터포트부(DP)는 상기 제5데이터선(D5)을 통해 롬 데이터를 입력받아서 제6데이터선(D6)을 통해 출력하고, 중앙처리장치(10)는 상기 제6데이터선(D6)을 통해 인가되는 데이터를 받고 하나의 영역에 대한 롬(20) 데이터 읽기를 완료한다(S4).The data port DP of the input / output port unit 90 receives ROM data through the fifth data line D5 and outputs the ROM data through the sixth data line D6. The data applied through the six data lines D6 is received and the reading of the ROM 20 data for one region is completed (S4).

그리고 중앙처리장치(10)는 상기 단계(S4)에서 읽는 데이터의 첫번째 어드레스가 0 인가를 판단한 후, 어드레서가 0이 아니면 중앙처리장치(10)는 상기 어드레스를 제5어드레스선(A5)을 통해 출력한다(S6). 입출력포트부(50)의 하위 어드레스 포트부(LAP)는 상기 제5어드레스선(A5)을 통해 입력된 어드레스를 제6어드레스선(A6)에 이송하여 출력한다. 자동증가부(60)는 상기 제6어드레스선(A6)을 통해 입력된 어드레스를 받아 저장한 후 제7어드레스선(A7)을 통해 롬부(20)로 어드레스를 출력한다(S6).After the CPU 10 determines whether the first address of the data read in step S4 is 0, if the addresser is not 0, the CPU 10 sets the address to the fifth address line A5. Output through (S6). The lower address port part LAP of the input / output port unit 50 transfers the address input through the fifth address line A5 to the sixth address line A6 and outputs it. The automatic increasing unit 60 receives and stores the address input through the sixth address line A6 and outputs the address to the ROM unit 20 through the seventh address line A7 (S6).

상기와 같은 롬부(20)로의 어드레스 입력단계(S6)가 끝나면 중앙처리장치(10)는 상기 롬 데이터 읽기 단계(S5)를 수행한다.After the address input step S6 of the ROM 20 is completed, the CPU 10 performs the ROM data read step S5.

상기 롬 데이터 읽기 단계(S5)가 끝나면 자동증가부(60)는이미 저장된 어드레스를 1 증가시켜 제7어드레스선(A7)을 통해 롬부(20)로 출력한다.After the read ROM data step S5 is completed, the auto increment unit 60 increases the address already stored by 1 and outputs the stored address to the ROM unit 20 through the seventh address line A7.

그리고 상기 단계(S2)에서 기록된 반복 횟수를 1 감소시킨 후(S7), 상기 감소된 반복 횟수가 0 인가를 판단한다(S8).After reducing the number of repetitions recorded in step S2 by one (S7), it is determined whether the reduced number of repetitions is zero (S8).

상기 반복 횟수 0 판단 단계(S8)에서 반복 횟수가 0이 아니면 데이터 읽기가 아직 끝나지 않았으므로 상기 데이터 읽기 단계(S5)를 다시 수행한다. 이때 읽고자 하는 영역의 어드레스는 상기 자동증가부(60)에서 이미 1 증가되어 있으므로 연속된 영역의 롬 데이터를 읽을 수가 있다.If the number of repetitions is not 0 in the repetition number 0 determination step (S8), the data reading step is not completed yet. At this time, since the address of the area to be read is already increased by one in the automatic increasing unit 60, the ROM data of the continuous area can be read.

상기 반복 횟수 0 판단 단계(S8)에서 반복 횟수가 0이면 연속된 데이터 읽기가 완료된 것이므로 모든 동작을 끝내고 다른 작업을 시작하게 된다.When the number of repetitions is 0 in the repetition number 0 determination step (S8), since continuous data reading is completed, all operations are completed and other tasks are started.

이상에서와 같이 이 발명의 실시예에서, 중앙처리장치가 다수의 롬에 저장되어 있는 데이터중에서 일부분의 데이터를 연속적으로 읽을 때, 연속적인 데이터의 첫 번째 영역의 어드레스만 주고 롬 데이터를 읽으면 다음 영역의 어드레스는 자동으로 증가되어 연속적으로 롬 데이터를 읽을 수 있으므로, 입출력포트를 억세스(access)하는 횟수가 줄고 그로인해 수행 속도가 빨라지게 되어 전반적인 성능과 효율성이 향상되는 효과를 가진 어드레스를 자동증가시켜 롬을 억세스하는 방법 및 그 장치를 제공할 수 있다.As described above, in the embodiment of the present invention, when the central processing unit continuously reads a part of data among the data stored in the plurality of ROMs, only the address of the first region of the continuous data is read and the ROM region is read. The address of is automatically increased and the ROM data can be read continuously. Therefore, the number of accesses to the I / O port is reduced and the execution speed is increased, thereby increasing the address with the effect of improving the overall performance and efficiency. A method and apparatus for accessing a ROM can be provided.

Claims (6)

데이터를 읽고 처리하는 중앙처리장치와; 상기 중앙처리장치가 작업을 수행하는데 있어서 필요한 데이터가 이미 탑재되어 있는 롬부와; 상기 중앙처리장치와 롬 사이에 연결되어 중앙처리장치의 선택에 따라 롬을 제어해 주는 입출력포트수단과; 상기 입출력포트수단과 롬 사이에 연결되어, 읽고자 하는 연속적인 롬 데이터의 첫 번째 영역의 어드레스 입력을 받아 출력한 후, 상기의 어드레스를 계속 증가시켜 출력하여 롬 데이터 읽기가 연속적으로 수행되도록 하기위한 자동증가수단으로 이루어지는 것을 특징으로 하는 어드레스를 자동증가시켜롬을 억세스하는 장치.A central processing unit for reading and processing data; A ROM unit in which data necessary for the CPU to perform a task is already loaded; An input / output port means connected between the central processing unit and the ROM to control the ROM according to the selection of the central processing unit; Connected between the input / output port means and the ROM, and receives and outputs an address input of the first region of the continuous ROM data to be read, and then continuously increases and outputs the address to read the ROM data continuously. An apparatus for accessing a ROM by automatically increasing an address, characterized in that the automatic increasing means is formed. 제1항에 있어서 상기 입출력포트수단은, 중앙처리장치에 연결된 제5어드레스선을 통해 연속적인 데이터의 첫번째 데이터의 어드레스를 입력받아서 제7어드레스선을 통해 그대로 출력하는 하위 어드레스포트부(LAP)와 중앙처리장치로부터 제5어드레스선을 통해서 다수의 롬 중에서 연속적인 데이터가 저장된 롬을 결정하는 어드레스를 입력받아 제8어드레스선을 통해 그대로 출력하는 상위 어드레스포트부(HAP)와, 중앙처리장치에 연결된 제어선을 통해 해당 제어 신호를 입력받아 출력 가능신호를 출력가능성을 통해 출력하는 제어회로부(CL)와, 롬부에 연결된 제5데이터선을 통해 해당 데이터를 입력받아 중앙처리장치 출력하는 데이터포트부(DP)를 포함하여 이루어지는 것을 특징으로 하는 어드레스를 자동증가시켜 롬을 억세스하는 장치.According to claim 1, wherein the input and output port means, the lower address port (LAP) for receiving the address of the first data of the continuous data through the fifth address line connected to the central processing unit and outputs as it is through the seventh address line; An upper address port (HAP) that receives an address for determining a ROM storing consecutive data among a plurality of ROMs from the central processing unit through the fifth address line and outputs the same through the eighth address line, and is connected to the central processing unit. A control circuit unit CL for receiving a corresponding control signal through a control line and outputting an output possible signal through an output possibility, and a data port unit for receiving the corresponding data through a fifth data line connected to the ROM unit and outputting the central processing unit ( And DP) to automatically access the ROM by increasing the address. 제1항에 있어서 상기 자동증가수단은, 입출력포트수단의 상위 어드레스포트부(HAP)로부터 출력된 어드레스선에 연결되어 어드레스가 입력되면 리세트되어 어드레스 0을 저장한 후 출력하여 연속적인 데이터 영역의 시작 어드레스가 0일 경우 중앙처리장치가 어드레스를 출력하지 않아도 되는 것을 특징으로 하는 어드레스를 자동증가시켜 롬을 억세스하는 장치.The method of claim 1, wherein the automatic increasing means is connected to an address line output from an upper address port portion (HAP) of the input / output port means, and resets when an address is input. An apparatus for accessing a ROM by automatically increasing an address, characterized in that the CPU does not have to output an address when the start address is zero. 제1항 또는 제3항에 있어서, 상기 자동증가수단은, 연속적인 데이터 영역의 시작 어드레스가 0이 아닐 경우 중앙처리장치로부터 출력된 어드레스를 입출력포트수단의 하위 어드레스 포트부(LAP)를 통해 입력받아 저장하고 롬 수단으로 출력하는 것을 특징으로하는 어드레스를 자동증가시켜 롬을 억세스하는 장치.The method of claim 1 or 3, wherein the automatic increasing means inputs the address output from the central processing unit through the lower address port portion (LAP) of the input / output port means when the start address of the continuous data area is not zero. A device for accessing a ROM by automatically increasing an address, characterized in that the receiving and storing and outputting to a ROM means. 제4항에 있어서, 상기 자동증가수단은, 상위 어드레스포트부(HAP)로부터 출력된 어드레스와 하위 어드레스 포트부(LAP)로부터 출력된 어드레스에 해당하는 롬 데이터 읽기가 완료되면 하위 어드레스 포트부(LAP)에 저장된 어드레스를 자동으로 1 증가시키는 것을 특징으로 하는 어드레스를 자동 증가시켜 롬을 억세스하는 장치.5. The method of claim 4, wherein the automatic increasing means, when reading ROM data corresponding to an address output from the upper address port portion (HAP) and an address output from the lower address port portion (LAP) is completed, the lower address port portion (LAP). A device for automatically accessing a ROM by incrementing an address, characterized by automatically increasing the address stored in " 1 ". 롬 수단에 저장된 데이터의 특성을 판별하는 단계와; 상기 판별 단계에서, 롬 수단에 저장된 데이터가 연속적인 어드레싱에 적합한 경우 연속적인 어드레싱이 가능한 롬 데이터를 전부 읽기위해서 반복되어야 하는 횟수를 기록하는 단계와; 다수의 롬 중에서 읽고자 하는 연속적인 데이터가 저장된 롬을 결정시키는 어드레스를 상위 어드레스포트부(HAP)로 입력하는 단계와; 상기의 상위 어드레스에 의해 결정된 롬에 저장된 데이터 중에서 읽고자 하는 연속적이 데이터의 첫번째 어드레스가 0인가를 판단하는 단계와; 상기에서 판단된 어드레스가 0이면 데이타포트를 통해 데이타를 읽는 단계와; 상기에서 판단된 어드레스가 0이 아니면 읽고자 하는 연속적인 데이터의 어드레스를 하위 어드레스포트부(LAP)로 입력하는 단계와; 기록된 반복 횟수를 1 감소시키는 단계와; 1 감소된 반복 횟수가 0인가를 판단하여 반복 횟수가 0일 경우 연속적인 롬 데이터 읽기를 종료하고, 0이 아닐 경우 롬 데이터읽기를 계속 실행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 어드레스를 자동 증가시켜 롬을 억세스하는 방법.Determining characteristics of data stored in the ROM means; In the determining step, recording the number of times that the data stored in the ROM means should be repeated to read all the ROM data capable of continuous addressing if the data stored in the ROM means are suitable for continuous addressing; Inputting an address for determining a ROM in which consecutive data to be read from among a plurality of ROMs is stored into an upper address port unit (HAP); Determining whether the first address of the data to be read is 0 among the data stored in the ROM determined by the upper address; Reading data through a data port if the determined address is 0; Inputting an address of continuous data to be read to a lower address port part (LAP) if the determined address is not 0; Reducing the number of recorded repetitions by one; 1 determining whether the number of repeated repetitions is zero, and if the number of repetitions is 0, terminates the continuous ROM data reading, and if it is not 0, continuously increases the address of the ROM data. How to access ROM.
KR1019950036797A 1995-10-24 1995-10-24 Rom accessing method and its apparatus KR0168973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036797A KR0168973B1 (en) 1995-10-24 1995-10-24 Rom accessing method and its apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036797A KR0168973B1 (en) 1995-10-24 1995-10-24 Rom accessing method and its apparatus

Publications (2)

Publication Number Publication Date
KR970022780A KR970022780A (en) 1997-05-30
KR0168973B1 true KR0168973B1 (en) 1999-01-15

Family

ID=19431060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036797A KR0168973B1 (en) 1995-10-24 1995-10-24 Rom accessing method and its apparatus

Country Status (1)

Country Link
KR (1) KR0168973B1 (en)

Also Published As

Publication number Publication date
KR970022780A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
EP0840228A2 (en) Programmable memory access
JP2539012B2 (en) Memory card
EP1026600B1 (en) Method and apparatus for interfacing with RAM
JPH10161868A (en) Synchronous semiconductor memory device having macro instruction function and macro instruction storage and execution method
US5748555A (en) Memory address preview control circuit
EP0057096A2 (en) Information processing unit
KR0168973B1 (en) Rom accessing method and its apparatus
US5155826A (en) Memory paging method and apparatus
EP0298520B1 (en) Device capable of judging a nest level at a high speed
EP0147408A1 (en) Page mode memory system
JPH0659972A (en) Memory control device
JPH07191905A (en) Information processor
JP3131918B2 (en) Memory device
JP3110192B2 (en) Programmable read-only memory
JP2889479B2 (en) Histogram construction circuit
JP2912090B2 (en) Time slot interchange circuit
JPS63197251A (en) Information processor
JPH06176559A (en) Semiconductor storage device
JPH07141254A (en) Memory controller
JPH04312143A (en) Memory device
JPH03152796A (en) Ic memory
JPH07219843A (en) Memory bank switching device
JPH02148153A (en) Parity circuit using 8-bit ram
JPH06266647A (en) Address bus extension device
JPH06337847A (en) Multiprocessor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee