KR950004207B1 - Interface circuit - Google Patents
Interface circuit Download PDFInfo
- Publication number
- KR950004207B1 KR950004207B1 KR1019910011491A KR910011491A KR950004207B1 KR 950004207 B1 KR950004207 B1 KR 950004207B1 KR 1019910011491 A KR1019910011491 A KR 1019910011491A KR 910011491 A KR910011491 A KR 910011491A KR 950004207 B1 KR950004207 B1 KR 950004207B1
- Authority
- KR
- South Korea
- Prior art keywords
- rts
- dtr
- dsr
- level
- cts
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
제 1 도는 종래의 디지탈 단말장치 인터페이스 회로도.1 is a conventional digital terminal interface circuit diagram.
제 2 도는 본 발명에 의한 디지탈 단말장치 인터페이스의 블록 구성도.2 is a block diagram of a digital terminal interface according to the present invention.
제 3 도의 (a) 내지 (d)는 본 발명의 동작 설명을 위한 신호 타이밍도.3A to 3D are signal timing diagrams for explaining the operation of the present invention.
제 4 도는 본 발명에서 중앙처리장치(8)의 동작 설명을 위한 플로우 챠트.4 is a flow chart for explaining the operation of the central processing unit (8) in the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 레벨변환수단 2 : RTS 스위칭수단1: level converting means 2: RTS switching means
3 : RTS 기록수단 4 : CTS 스위칭수단3: RTS recording means 4: CTS switching means
5 : DTR 스위칭수단 6 : DTR기록수단5: DTR switching means 6: DTR recording means
7 : DSR스위칭수단 8 : 중앙처리장치, SW0 : 자동설정스위치7: DSR switching means 8: Central processing unit, SW0: Automatic setting switch
본 발명은 디지탈 단말장치의 제어신호 즉, RTS(Request To Send), CTS(Clear To Send), DTR(Data Terminal Ready), DSR(Data Set Ready) 인터페이스 신호의 사용 여부에 따라 제어신호의 설정과 스위칭을 자동적으로 처리할 수 있도록 한 디지탈 단말장치의(Digital Terminal Equipment : DTE) 인터페이스 회로에 관한 것이다.According to the present invention, a control signal is set according to whether a control signal of a digital terminal device is used, that is, a request to send (RTS), a clear to send (CTS), a data terminal ready (DTR), and a data set ready (DSR) interface signal. A digital terminal equipment (DTE) interface circuit for automatically handling switching.
종래에는 제1도에 도시된 바와같이 디지탈 단말장치와 디지탈 통신장치(Digital Communication Equipment : DCE) 사이의 인터페이스 신호 사용 여부에 따라 DCE 사용자가 스위치(SW1 내지 SW4)를조작하여 자기상태에 적합하게 설정해야 된다. 즉, 제어신호중에서 사용하지 않는 신호는 해당 스위치를 평상시 온 접점(NC)측으로 전환시키고 사용하는 신호는 해당 신호라인 측으로 연결하여 DCE에 입력되도록선택 제어하는 것이다. 예를들어 사용자 단말장치가 RTS, CTS를 사용하고 DTR, DSR을 사용하지 않는경우에 스위치(SW1,SW2)는 사용자 단말장치의 제어에 따라 RTS, CTS가 DCE에 입력되도록 신호라인측으로 전환시키고 스위치(SW3,SW4)는 DCE 내부에서 강제로 평상시 온 접점(NC)측에 유지시키므로서DTE의 제어신호를 설정한다. 그러나 이와같은 종래의 인터페이스 회로에 의하면 DCE의 제어신호(RTS, CTS, DTR, DSR)의 사용여부를 정확히 인지하지 못한 경우 스위치(SW1 내지 SW4) 설정을 잘못하여 전송에러가 발생하는 경우가 빈반한 문제점이 있었다. 또한 종래에는 DTE가 DTR 신호를 사용하지 않는 경우DCE가 DTE의 고장 또는 장애상대로 잘못 인식하여 데이타 전송에 장애가 초래되는 문제점이 있었다.Conventionally, as shown in FIG. 1, the DCE user operates the switches SW1 to SW4 to set their own state according to whether the interface signal between the digital terminal device and the digital communication equipment (DCE) is used. You should. That is, the signal not used in the control signal is to switch the switch to the normally on contact (NC) side, and the signal used is connected to the corresponding signal line side to selectively control the input to the DCE. For example, when the user terminal device uses RTS and CTS but does not use DTR and DSR, the switches SW1 and SW2 switch to the signal line side so that the RTS and CTS are input to the DCE under the control of the user terminal device. (SW3, SW4) sets the control signal of the DTE by forcibly holding it to the ON contact NC side inside the DCE. However, according to such a conventional interface circuit, if the control signal (RTS, CTS, DTR, DSR) of the DCE is not correctly recognized, a transmission error is frequently caused by incorrectly setting the switches SW1 to SW4. There was a problem. In addition, conventionally, when the DTE does not use the DTR signal, the DCE incorrectly recognizes the failure or failure of the DTE and causes a problem in data transmission.
따라서 본 발명의 목적은 종래 기술의 문제점을 감안하여 DTE 인터페이스 신호의 사용 여부를 자동적으로 판단하고 판단결과에 따라 DCE가 자동적으로 인터페이스의 초기설정을 수행함으로서 전송에러의 발생을 방지하고 데이타 전송의 장애요인을 제거함에 있는 것이다.Accordingly, an object of the present invention is to automatically determine whether to use the DTE interface signal in consideration of the problems of the prior art, and to prevent the occurrence of transmission errors and the failure of data transmission by the DCE automatically performs the initial setting of the interface according to the determination result. It is in removing the factor.
제2도에는 본 발명에 의한 디지탈 단말장치 인터페이스 회로구성을 나다낸 것으로서, DTE와 DCE 사이에서 인터페이스 신호(RTS, CTS, DTR, DSR)의 레벨을 게이블 레벨-TTL 레벨로 상호 변환시키는 레벨변환수단(1)과, RTS의 평상시 온 또는 전송여부를 제어하는 RTS 스위칭수단(2)과, RTS의 사용여부를 저장하기 위한 RTS 기록수단(3)과, CTS의 평상시 온 또는 전송 여부를 제어하는 CTS 스위칭수단(4)과, DTR의 평상시 온 또는 전송여부를 제어하는 DTR 스위칭수단(5)과, DTR의 사용 여부를 저장하기 위한 DTR 기록수단(6)과, DSR의 평상시 온 또는 전송 여부를 제어하는 DSR 스위칭수단(7)과, 인터페이스 신호의 자동설정 여부를 선댁하기 위한 자동설정스위치(SW0)와, 상기 자동설정스위치(SW0)의 온·오프에따라 RTS 밋 DTR의 기록과 그 사용여부를 판단하고 판단결과에 의거하여 각 신호들의 스위칭 제어를 수행하는 중앙처리장치(8)를 구비하여서된 것으로, 도면중 미설명 부호 101 내지 104는 NAND 게이트, 201, 401, 501, 701은 AND 게이트, 301, 601은 지연회로, 302, 602는 D플립폴롭이다.2 shows a digital terminal device interface circuit configuration according to the present invention, which converts the level of the interface signals (RTS, CTS, DTR, DSR) into a gable level-TTL level between the DTE and the DCE. (1), an RTS switching means (2) for controlling whether the RTS is normally turned on or transmitted, an RTS recording means (3) for storing whether the RTS is used, and a CTS for controlling whether the CTS is normally turned on or transmitted Controlling the switching means 4, the DTR switching means 5 for controlling whether the DTR is normally turned on or transmitted, the DTR recording means 6 for storing whether the DTR is used, and whether the DSR is normally turned on or transmitted. Recording and use of the RTS limit DTR according to the DSR switching means 7, the automatic setting switch SW0 for selecting whether to automatically set the interface signal, and the on / off of the automatic setting switch SW0. Judging from the judgment results In this figure, reference numerals 101 to 104 denote NAND gates, 201, 401, 501, 701 AND gates, 301 and 601 delay circuits, and 302, respectively. 602 is a D flip-flop.
이와같이 이루어진 본 발명의 동작을 제2도 내지 제4도를 참조하여 설명하면 다음과 같다.Referring to the operation of the present invention made as described above with reference to Figures 2 to 4 as follows.
먼저, 제2도에서 레벨변환수단(1)은 DTE와 DCE 사이를 연결시켜 주는 케이블의 신호레벨에서 로직처리가 가능한 TTL 레벨로 RTS, CTS, DTR, DSR의 신호레벨 변환을 수행한다.First, in FIG. 2, the level converting means 1 performs signal level conversion of RTS, CTS, DTR, and DSR from a signal level of a cable connecting between a DTE and a DCE to a TTL level capable of logic processing.
한편, 자동설정스위치(SW0)를 오프시킨 경우에는 중앙처리장치(8)의 입력단(P9)에 공급되는 신호에 의하여 중앙처리장치(8)가 출력단(P1,P4,P5,P8)에서 하이신호를 출력하므로서 RTS 스위칭수단(2), CTS스위칭수단(4), DTR 스위칭수단(5), DSR 스위칭수단(7)이 평상시 온상대로 인터페이스 신호를 연결시켜준다. 자동설정스위치(SW0)를 온시킨 경우에는 제4도에 나다낸 바와같이 중앙처리장치(8)의 입력단(P9)에 공급되는 신호에 의하여 중앙처리장치(8)의 출력단(P3,P7)에서 클리어신호를 출력한다 (제3도의 (다)참조).On the other hand, when the automatic setting switch SW0 is turned off, the central processing unit 8 receives a high signal at the output terminals P1, P4, P5, and P8 by a signal supplied to the input terminal P9 of the central processing unit 8. RTS switching means (2), CTS switching means (4), DTR switching means (5), DSR switching means (7) by connecting the interface signal to the normal on-state. When the automatic setting switch SW0 is turned on, the output stages P3 and P7 of the central processing unit 8 are supplied by a signal supplied to the input terminal P9 of the central processing unit 8 as shown in FIG. Output a clear signal (see (C) in Figure 3).
따라서 D플립플롭(302, 602)이 클리어되므로 그의 반전출력단(Q)에서는 각각 제3도의 (라)에 도시된 바와같은 하이신호가 출력되어 중앙처러장치(8)의 임력단(P2,P6)에 공급된다. 이어서 중앙처리장치(8)는 일정시간동안 대기한후 D플립플릅(302, 602)의 출력단(Q) 신호상태를 해독한다. 이때 대기시간은 RTS와DTR이 각각 기록수단(3, 6)에 기록될 수 있는 여유시간을 확보하기 위한 것으로 통상 100msec 내지 1μsec정도가 적합하다. 이 경우에는 RTS 기록수단(3) 또는 DTR 기록수단(6)에 제3모의 (가)에 도시된 바와같이 RTS 또는 DTR이 입력되면 이 신호가 지연회로(301, 601)에 의하여 소정시간(t) 지연되어 제3도의(나)에 나타낸 타이밍으로 D플립플롭(302, 602)의 클록입력단(CLK)에 공급되므로 클록신호의 폴링 엣지에서 D플립플롭(302, 602)의 입력단(D)에 공급되는 RTS 또는 DTR(제3도의 (가) 참조)이 래치된다. 그러므로 D플립플롭(302, 602)의 출력단(Q)에서는 제3도의 (라)에 도시된 바와같이 로우신호가 출력된다.Therefore, since the D flip-flops 302 and 602 are cleared, their high signals are output from the inverted output stage Q thereof as shown in FIG. Supplied to. Subsequently, the central processing unit 8 waits for a predetermined time and then decodes the output Q signal state of the D flip-flops 302 and 602. At this time, the waiting time is to secure a spare time in which the RTS and the DTR can be recorded in the recording means 3 and 6, respectively. In this case, when RTS or DTR is input to the RTS recording means 3 or the DTR recording means 6 as shown in the third simulation (a), the signal is delayed by the delay circuits 301 and 601 for a predetermined time t. Is delayed and supplied to the clock input terminal CLK of the D flip-flops 302 and 602 at the timing shown in FIG. The supplied RTS or DTR (see Fig. 3A) is latched. Therefore, the low signal is output from the output terminal Q of the D flip-flops 302 and 602 as shown in (d) of FIG.
따라서 중앙처리장치(8)는 RTS 기록수단(3)과 RTS 기록수단(6)의 기록 상태를 해독하여 로우상태이면사용하는 경우로 판단하고, 하이상태이면 사용하지 않는 경우로 판단한다. 판단결과 사용인 경우에는 출력단(P1, P5)에서 하이신호를 출력하여 스위칭수단(2, 5)을 온시켜 노멀(Normal)상태로 DTE와 연결시키고사용하지 않는 경우에는 출력단(P1, P5)에서 로우신호를 출력하여 스위칭수단(2,5)을 강제로 온시켜(AND게이트(201,501) 출력이 평상시 로우가 됨) DCE와 DTE에 연결시키는 것이다.Therefore, the central processing unit 8 decodes the recording state of the RTS recording means 3 and the RTS recording means 6, and determines that the state is to be used when it is low, and when not to use when it is high. In the case of using the result of determination, a high signal is output from the output terminals P1 and P5 to turn on the switching means 2 and 5 so as to be connected to the DTE in a normal state. By outputting a low signal, the switching means 2 and 5 are forcibly turned on (the outputs of the AND gates 201 and 501 are normally low) to be connected to the DCE and the DTE.
이상에서 설명한 바와같이 본 발명온 DCE 사용자가 사용 DTE의 인터페이스를 정확히 인지하지 못한 경우에도 DCE를 사용 DTE에 정학히 인터페이스 시킬 수가 있으며 또한 다수의 DCE를 다수의 DTE에 세트업(Set-up)하는 경우 각각의 DCE/DTE 상태에 따른 자동설정이 가능하여 대이타 전송의 정확도와 기기설치 및 운용에 편리를 도모할 수 있는 효과가 있는 것이다.As described above, even when the DCE user of the present invention does not exactly know the interface of the used DTE, the DCE can be precisely interfaced to the used DTE, and when a plurality of DCEs are set up in the DTE It is possible to automatically set up according to each DCE / DTE status, so that the accuracy of data transmission and convenience for device installation and operation can be achieved.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011491A KR950004207B1 (en) | 1991-07-08 | 1991-07-08 | Interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011491A KR950004207B1 (en) | 1991-07-08 | 1991-07-08 | Interface circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930002918A KR930002918A (en) | 1993-02-23 |
KR950004207B1 true KR950004207B1 (en) | 1995-04-27 |
Family
ID=19316872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011491A KR950004207B1 (en) | 1991-07-08 | 1991-07-08 | Interface circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950004207B1 (en) |
-
1991
- 1991-07-08 KR KR1019910011491A patent/KR950004207B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930002918A (en) | 1993-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1198159A (en) | Transmission and reception circuit | |
CN210168039U (en) | Digital-to-analog converter and system | |
EP0055560A2 (en) | Data entry system | |
GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
US5884044A (en) | Dedicated DDC integrable multimode communications cell | |
JPS61267136A (en) | Interruption system for information processing system | |
JPH0651881A (en) | Communication unit | |
KR950004207B1 (en) | Interface circuit | |
KR100305312B1 (en) | Interface device | |
EP0261392A2 (en) | Dual mode phone line interface | |
EP0077657A3 (en) | Apparatus and methodology for configuration of an input/output digital circuit among different input/output protocols | |
EP0367284A2 (en) | Reconfigurable output port | |
CN116737623A (en) | Communication protocol switching method, chip and electronic equipment | |
JPH06195296A (en) | Automatic port switching device | |
JPH0715450A (en) | Data transmitter | |
KR0137088Y1 (en) | Communication equipment Line signal conversion device between NS, CI, DS | |
KR100217738B1 (en) | Computer communication speed improving method of keyphone | |
KR940006657Y1 (en) | Selecting circuit of information i/o | |
JP2724323B2 (en) | Signal switching device and signal switching method | |
KR100595464B1 (en) | Communication channel selection apparatus for communication board | |
JPS61270952A (en) | Data transmitting system | |
JPH08191319A (en) | Data communication system | |
JP2002261841A (en) | Communication controller | |
JPH0591147A (en) | Terminal equipment | |
KR0168021B1 (en) | Monostable signal independently generated on multi-bit bus detecting and transmission circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |