KR950004115B1 - 디에스 3(ds3) 전송속도를 가지는 엔티에스씨(ntsc)신호용 티비(tv) 코덱장치 - Google Patents

Abstract

내용 없음.

Description

디에스 3(DS3) 전송속도를 가지는 엔티에스씨(NTSC)신호용 티비(TV) 코덱장치

제1도는 TV 코덱장치의 기능 블럭도.

제2도는 A/D 변환 및 아날로그 모듈과, D/A 변환 및 아날로그 모듈의 상세 블럭도.

제3도는 DPCM 압축모듈의 상세 블럭도.

제4도는 영상 데이타의 다이밍도.1

제5도는 오디오 인코더모듈 및 오디오 디코더모듈의 상세 블럭도.

제6도는 오디오 인코더모듈 및 DS3역다중화 모듈의 상세 블럭도.

제7도는 DS3다중화모듈 및 DS3역다중화 모듈의 상세 블럭도.

제8도는 DS3다중화모듈 및 DS3역다중화 모듈에서 DS3 사상.

* 도면의 주요부분에 대한 부호의 설명

1 : TV 코덱장치 2 : 복호화부

3 : 복호화부 4 : A/D 변화 및 아날로그 모듈

5 : DPCM 압축모듈 6 : DS3다중화 모듈

7 : 오디오 인코더 모듈 8 : D/A 변환 및 아날로그 모듈

9 : DPCM 재생 모듈 10 : DS3역다중화 모듈

11 : 오디오 디코더 모듈 20 : 스위치

21,28 : 버퍼 증폭기 22 : 클램프 회로부

23,31 : 비디오 저역 통과 필터 24,32 : 증폭부

25 : A/D 변환기 26 : 동기 분리기

27 : 클럭 발생기 29 : 경보부

30 : 직류 옵셋 조정회로부 33 : D/A 변환부.

본 발명은 북미식 전송속도 계충인 DS3를 수용하는 전송장치로 구성된 전화국 사이의 네트워트, 가입자네트워크, 광섬유를 이용한 디지틀 CATV(Cable Television) 등에서 사용하는 NTSC 방식의 TV 신호(영상 및 음성)를 압축하거나 혹은 복원하는 것을 목적으로 하는 디지틀 TV 코덱장치에 관한 것이다.

종래에는 동축선로를 이용한 아날로그 방식의 TV 신호 전송이 이루어짐에 따라 주위의 잡음에 민감한문제점이 있으며, 현재의 통신이 디지탈화하고 있는 상황에서 디지틀 통신과 접속(Interface) 장치가 필요하게 되었다.

따라서, 상기 문제점을 해결하기 위해 안출된 본 발명은, TV 신호를 디지탈화함으로서, 디지틀 광CATV 시스팀등에서 필요로 하는 TV 코덱장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 외부로 부터 NTSC방식의 비디오 신호를 입력받아 8비트 데이타신호와 클럭신호를 출력하는 A/D 변환 및 아날로그 모듈과, 상기 A/D 변환 및 아나로그 모듈의 출력을입력으로 하여 압축한 신호인 4비트 데이타와 클럭을 발생하는 차등 펄스 부호 변조(이하, DPCM이라 함)압축모듈과, 기저대역 오디오 신호를 입력으로 하여 출력신호를 발생하는 오디오 인코더 모듈과, 상기 오디오 인코더 모듈의 출력과 상기 DPCM 압축모듈의 출력과 외부로 부터 DS3 클럭 신호와 유보된 데이타 채널 신호를 입력받으며 출력으로는 DS3 데이타와 상기 오디오 인코더 모듈로 클럭 신호(ADCLK)을 내는DS3다중화 모듈를 구비하고 있는 부호화부와, 외부로 부터 DS3 데이타와 DS3 클럭신호를 입력으로 하고유보된 데이타 채널 신호를 출력하는 DS3역다중화 모듈과, 상기 DS3역다중화 모듈로 부터 4비트 데이타와클럭신호를 입력받는 DPCM 재생 모듈과, 상기 DPCM 재생 모듈로 부터 재생된 출력 신호 8비트 데이타와 클럭 신호를 입력받아 NTSC방식의 비디오 신호를 출력하는 D/A 변환 및 아날로그 모듈과, 상기 DS3역다중화 모듈로부터 클럭 신호(ADCLK)와 출력신호를 입력받아 기저대역 오디오 신호를 출력하는 오디오디코더 모듈을 구비하고 있는 복호화부를 구비한다.

이하, 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 TV 코덱장치의 기능 블럭도이고, 도면에서 1은 TV 코덱장치, 2는 부호화부, 3은 복호화부, 4는 A/D 변환 및 아날로그 모듈, 5는 DPCM 압축모듈, 6은 DS3다중화 모듈, 7은 오디오 인코더 모듈, 8은 D/A 변환 및 아날로그 모듈, 9는 DPCM 재생 모듈, 10은 DS3역다중화 모듈, 11은 오디오 디코더 모듈을 각각 나타낸다.

본 말명은 제1도에서와 같이 NTSC방식의 비디오 신호를 입력받아 8비트 데이타신호와 클럭신호를 출력하는 A/D 변환 및 아날로그 모듈(4)와, 상기 A/D 변환 및 아날로그 모듈(4)의 출력을 입력으로 하여압축한 신호인 4비트 데이타와 클럭을 발생하는 DPCM 압축모듈(5)과, 기저대역 오디오 신호를 입력으로하여 출력신호를 발생하는 오디오 인코더 모듈(7)과, 상기 오디오 인코더 모듈(7)의 출력과 상기 DPCM압축모듈(5)의 출력과 외부로 부터 DS3클럭 신호와 유보된 데이타 채널 신호를 입력받으며 출력으로는DS3 데이타와 상기 오디오 인코더 모듈(7)로 클럭 신호(ADCLK)을 내는 DS3다중화 모듈(6)로 구성되는부호화부(2)와, DS3 데이타와 DS3 클럭신호를 입력으로 하고 유보된 데이타 채널 신호를 출력하는 DS3역다중화 모듈(10)과, 상기 DS3역다중화 모듈(10)로 부터 4비트 데이타와 클럭 신호를 입력받는 DPCM 재생모듈(9)과, 상기 DPCM 재생 모듈(9)로 부터 재생된 출력 신호 8비트 데이타와 클럭 신호을 입력받아NTSC방식의 비디오 신호를 출력하는 D/A 변환 및 아날로그 모듈(8)과, 상기 DS3역다중화 모듈(10)로 부터 클럭 신호(ADCLK)와 출력신호를 입력받아 기저대역 오디오 신호를 출력하는 오디오 디코더 모듈(11)로 구성되는 복호화부(3)를 구비하고 있다.

상기와 같이 구성된 A/D 변환 및 아나로그 모듈(4)의 주된 기능은 NTSC방식의 비디오 신호를 받아서A/D 변환을 수행함으로서 8비트 디지틀 신호와 클럭신호를 출력시킨다. DPCM 압축모듈(5)에서는 A/D변환 및 아날로그 모듈(4)에서 제공받은 데이타를 2 : 1압축하여 DS3다중화 모듈(6)에 제공한다. 오디오 및인코더모듈(7)에서는 DS3다중와 모듈(6)로 부터 1.053MHz 클럭을 제공받아서 기저대역의 오디오신호 왼쪽과 오른쪽 신호를 A/D 변환함으로서 디지틀 신호를 출력한다. 또한 오디오 신호에 대한 전송 포멧을 구성하며 음성다중 방송에 필요한 제어신호를 만든다. DS3다중화 모듈(6)에서는 본 발명 장치와 연결되는 전송장치로 부터 44.736Hz의 클럭신호를 제공받아서 븐 발명에서 필요로 하는 클럭들을 만들어 제공하거나,외부 클럭이 없을 경우에는 내부에서 발생한 44.736MHz 클럭을 제공한다. 또한 비디오 신호, 오디오신호,데이타 신호등을 전송하기 위하여 DS3 포멧에 사상(Mapping)을 한다. 복호화기(3)는 부호화기(4)의 역과정을 수행한다. DS3 역자동화모듈(10)에서는 전송되어온 DS3신호와 클럭신호를 이용하여 비디오 신호, 오디오신호, 데이타 신호를 분리해 내는 기능을 한다. DPCM 재생모듈(9)에서는 압축된 영상신호와 제공되는 클럭신호를 이용하여 8비트 비디오신호로 복원하고, D/A 번환 및 아날로그 모듈(8)에서 D/A를 함으로서 기존의 TV 수상기에서 NTSC TV신호를 제공한다. 오디오 디코더 모듈(11)에서는 오디오 신호를 위한전송 포멧에서 오디오 신호를 추출하고 제어신호도 추출하게 된다. 이 신호를 D/A 변환기를 거침으로서기저대역의 오디오 신호를 재생한다.

제2A도는 A/D 변환 및 아날로그 모듈의 상세 블럭도이고, 제2B도는 D/A 변환 및 아날로그 모듈의 상세 블럭도이다.

도면에서, 20은 스위치, 21,28은 버퍼 증폭기, 22는 클램프 회로부, 23,31은 비디오 저역 통과 필터, 24,32는 증폭부, 25는 A/D 변환기, 26은 동기 분리기, 27은 클럭 발생기, 29는 경보부, 30은 직류 옵셋 조정회로부, 33은 D/A 변환부를 각각 나타낸다.

도면에 도시한 바와 같이, A/D 변환 및 아날로그 모듈(4)은, NTSC방식의 기저대역 비디오 신호를 스위치(20)의 스위칭 작용에 의해 입력받아 입력된 영상 신호와 버퍼 증폭기(21)의 출력신호를 분리시키는 버퍼 증폭기(21)와, 상기 버퍼 증폭기(21)의 출력을 입력받아 DC변동은 억제하여 안정시키는 클램프 회로부(22)와, 상기 클램프 회로부(22)의 출력을 입력으로 하는 비디오 저역 통과 필터(23)와, 상기 비디오 저역통과 필터(23)를 통해 출력된 신호를 증폭하는 증폭부(24)와, 상기 버퍼 증폭부(21)의 출력 신호를 입력받아 동기 신호를 분리하여 상기 클램프 회로부(22)로 출력하는 동기 분리기(26)와, 상기 동기 분리기(26)에연결되어 클럭을 발생하는 클럭 발생기(27)와, 상기 중폭부(24)의 출력과 상기 클럭 발생기(27)의 출력을입력받아 A/D 변환을 하여 8비트 PCM신호를 내는 A/D 변환기(25)로 구성되고, D/A 변환 및 아날로그모듈(8)은, 8비트 PCM신호와 클럭 신호를 입력받아 디지탈/아날로그 변환을 하는 D/A 변환기(33)와, 상기 D/A 변환기(33)의 출력을 입력받아 증폭하는 증폭기(32)와, 상기 증폭기(32)의 출력을 입력으로 하는비디오 저역 통과 필터(31)와, 상기 비디오 저역 통과 필터(31)를 통과한 신호를 입력받고 직류 옵셋을 조정하는 직류 옵셋 조정회로부(30)와, 상기 직류 옵셋 조정 회로부(30)에 의해 조정된 신호를 출력증폭하는버퍼증폭기(28)와, 상기 직류 옵셋 조정 회로부(30)에 의해 조정된 신호를 표시하는 경보부(29)를 구비한다.

상기 구성으로 이루어진 각 기능부의 동작을 상세히 설명하면, 입력되는 NTSC 방식의 기저대역 비디오신호는 75ohm 농축케이블을 이용할 경우 임피던스 매칭을 위하여 75ohm 저항을 스위치(20)를 이용하여연결한다. 버퍼증폭기(21)는 입력된 영상신호와 버퍼 증폭기(21)의 출력신호를 분리시키고 다음회로의 입력에 신호를 구동시키는 기능을 한다. 동기 분리기(26)는 NTSC 영상신호내에 포함되어 있는 각종 동기신호를 분리하는 기능을 한다. 클럭발생기(27)는 PLL을 이용하여 부반송파 신호에 동기된 3배의 부반송파 주파수를 가지는 클럭을 생성한다. 이 신호는 A/D 변환시 필요한 클럭으로 제공되고, 동시에 DPCM 압축모듈(5)에 클럭으로 제공된다. 저역통과필터(23)는 비디오신호가 있는 기저대역밖의 신호를 제거함으로서 A/D 변환시 불필요한 성분의 입력을 방지하는 역활을 한다. 증폭부(24)는 A/D 변환부(25)의 입력 범위에 맞게 신호를 증폭한다. A/D 변환부(25)는 클램프 회로(22) 및 비디오 저역 통과 필터(23)를 거친 아날로그영상신호를 8비트 PCM신호로 만든다. A/D 변환부(25)의 화소당 해상도(Resolution)는 8비트이다. 영상신호를 전송할 때에 그 레벨은 1V_p-p로 정해져 있으나 직류적인 전위는 정해져 있지 않다. 즉, 영상이 밝아지면 DC 레벨이 증가하고 어두워지면 DC 레벨이 낮아지므로 수신측에는 영상 신호를 클램프해서 사용하여야 한다. 상기 클램프 회로부(22)는 입력된 NTSC 영상신호의 DC 변동을 억제하여 DC 레벨을 일정하게하며, 샘플/유지(Sample/Hold)회로부 및 차등 증폭기를 이용하여 간단히 구성된다.

A/D 변환 및 아날로그 모듈에서 발생될 수 있는 경보는 다음과 같다. 비디오 레블 높음 경보는 A/D 변환부(25)의 8비트 출력이 모두 "하이"이면 영상신호의 레벨이 너무 높다는 것을 나타낸다. 비디오 레블 낮음 경보는 A/D 변환부(25)의 출력이 모두 "로우"이면 영상신호 레벨이 너무 낮다는 것을 나타낸다. 비디오 입력없음 경보는 A/D 변환부(25)의 출력이 발생되지 않는 경우 발생되며 그 원인은 A/D 변환부(25)에장애(Fail)가 있는 상태이거나 샘플링(Sampling) 클럭이 없는 경우이다.

비디오 D/A 변환 아날로그 모듈은, DPCM 재생모듈에서 화소당 8비트로 재생된 영상 데이타는 D/A 변환부(33)에 의하여 아날로그 영상신호로 변환된다. D/A 변환에 사용되는 주파수는 10.734MHz로 비디오압축모듈에서 8비트 영상 데이타와 함께 공급된다. D/A 변환부(33)에서 아날로그 신호로 변환된 영상신호는 증폭기(32)에서 신호반전(Invert),1V_p-p신호로 신호크기(Amplitude) 조정, 직류 옵셋 조정(DCOffset)을 거쳐 4.2MHz 저역통과 필터(31)에 인가된다. 상기 비디오 저역 통과 필터(31)를 거친 영상신호는 출력 버퍼인 버퍼 증폭기(28)를 거쳐 TV 수상기에 입력된다.

D/A 변환부(33)는 래치된 8비트 영상 데이타를 아날로그 영상신호로 빈환하는 기능을 하며 데이타가 변환되는 헝태는 입력 영상 데이타가 모두 '11111111'일때 아날로그 영상신호는 -1V로 출력되고 모두'00000000'일때는 0V로 출력되도록 한다(여기서, D/A 변환부(33)는 15MSPS(Mega Sample Per Second)이상의 변환주파수에서 동작할 수 있어야 하고 8비트 이상의 선형성(Linearity)을 가져야 하며 이득차(Differential Gain) 및 위상차(Differential Phase)가 가능한 적어야 한다. 증폭기(32)에서는 D/A된 아날로그 영상신호를 반전하여 싱크팁(Sync. Tip) 부분이 아래로 영상신호와 피크(Peak) 부분이 위가 되도록반전시키고, 영상신호를 1V_p-p로 증폭한다. 직류 옵셋 조정회로(30)에서는 영상신호의 블랭킹 레벨이 0V가 되도록 직류 옵셋(DC Offset)을 조정한다. D/A 변환된 영상신호에는 A/D 변환 과정에서 발생하는 샘플링 주파수의 고조파성분(Harmonics)들이 포함되어 있는데 4.2MHz 이상의 고주파 성분은 비디오 저역통과 필터(31)에서 제거된다. 상기 비디오 저역통과필터(31)를 거친 영상신호는 출력 버퍼 중폭기(28)을 통해 구동되어 TV 수상기에 입력된다. D/A 변환 및 아날로그 모듈(8)에서 발생될 수 있는 경보는 다음과같다. D/A 변환부(33)에 클럭신호가 들어오지 않는 경우 영상 데이타가 입력되지 않는 것으로 판단하여입력 경보를 발생하고 경보 발생 표시는 경보부(29)의 발광다이오드(LED)로 나타단다. 출력되는 아날로그영상 신호내에 복합 동기신호를 체크하여 동기신호가 없으면 영상신호가 발생되지 않은 것으로 간주하고 출력 경보를 LED로 표시한다.

제3도는 DPCM 압축모듈의 상세 블럭도로서, 도면에서 34,37,39,41,45,46,48은 래치, 35는 차이 계산기, 36은 양자화기, 38은 채널 부호기, 40은 재생기, 42는 리크 예측기, 43은 예측기, 44는 클립회로부, 47은 라인 지연회로부, 49는 클럭 공급 회로부를 각각 나타낸다.

도면에 도시한 바와 같이, A/D 변환 및 아날로그 모듈(4)로부터 8비트 PCM 비디오 신호를 인가받는 래치(34)와, 상기 래치(34)의 출력 8비트 신호를 입력받아 입력 데이타의 차를 구하여 예측 오차를 계산하는차이 계산기(35)와, 상기 차이 계산기(35)의 2진 보수(2's Complement)를 입력받아 8비트 대표값을 내는양자화기(36)와, 상기 양자화기(36)의 8비트 대표값을 입력하는 래치(37)와, 상기 래치(37)를 통하여 얻은출력값을 입력받아 4비트 DPCM 비디오 신호를 출력하는 채널 부호기(38)와, 상기 양자화기(36)의 출력값을 상기 래치(37)를 통해 입력받은 8비트 예측값을 더하여 예측 오차를 구하기 이전의 입력 신호로 재생하는 재생기(40)와, 상기 재생기(40)에 의해 재생된 신호를 입력하여 영상 신호 재생시에 예측값과 양자화된예측 오차에 의한 오차의 상한/하한 허용치 초과를 방지하는 클립 회로부(44)와, 상기 클립 회로부(44)의출력 8비트 데이타를 입력으로 하는 래치(45)와, 상기 래치(45)의 출력을 입력으로 하는 래치(48)와, 상기래치(48)의 출력을 입력으로 하여 재생된 영상 신호를 한라인 시간동안 저장하는 라인 지연 회로부(47)와,상기 라인 지연 회로부(47)의 출력 신호를 입력받는 레치(46)와, 상기 레치(46)를 통해 한라인 시간동안 지연된 신호와 상기 래치(45)를 통해 상기 클립 회로부(44)의 출력을 입력받아 평균값을 계산하는 예측기(43)와, 상기 예측기(43)에 의한 평균 계산값을 입력하여 화면상의 왜곡을 순간적으로 복구하는 리크 예측기(42)와, 상기 리크 예측기(42)의 출력 신호를 상기 차이 계산기(35)에 공급하기 위한 래치(41)와, 상기 래치(41)의 출력 신호를 상기 재생기(40)에 공급하기 위한 래치(39)로 구성된다.

상기 구성으로 동작하는 각각의 기능부를 더 자세히 살펴보면, 예측기(43)는 클립(Clip)회로부(44)와 라인지연회로부(47)에서 입력되는 8비트 데이타를 래치(45,46)에 각각 걸어서 가산기에서 합을 구하고 1비트오른쪽 이동(Shift Right)함으로서 평균을 계산한다. 리크(Leak) 예측기(42)는 채널 에러 때문에 생기는화면상의 왜곡을 순간적으로 복구하기 위하여 필요한 기능이다. 리크(Leak) 예측값 X(β)는 다음과 같이계산된다.

X(β) =Xβ+128(1-β)

여기서,β는 리크 상수로서 15/16이며, 128은 예측값이 가질 수 있는 범위의 중간값이다. 차이 계산기(35)는 A/D 변환 및 아날로그 모듈(4)로 부터 입력되는 8비트 데이타와 리크 예측기(42)에서 출력되는 8비트 데이타의 차를 구함으로서 예측오차를 계산한다. 차이 계산기(35)의 출력은 9비트로 된 2진 보수(2'sComplement) 이다.

DPCM 압축모듈(5)에서 9비트의 예측 오차는 양자화기(36)를 지남으로서 8비트 대표값이 되고, 채널 부호기(38)를 지남으로서 4비트의 레블로 바뀌게 되어 신호압축이 이루어진다. 양자화기(36)에서는 입력된 값을 8비트 2진 보수로 표현된 대표값을 출력하여 재생기(40)로 보낸다. 채널 부호기(38)에서는 9비트 예측오차를 4비트 레블로 변환한다.

상기 재생기(40)는 양자화기(36)로 부터 출력되는 8비트 데이타와 예측값을 더하여, 예측 오차를 구하기이전의 입력신호로 재생하는 기능을 한다. 클립회로부(44)는 예측값과 양자화된 예측오차의 합으로 영상신호를 재생할때 잡음이나 오차에 의한 상한 허용치 초과(Overflow) 혹은 하한 허용치 초과(Underflow)를방지하기 위하여 필요한 기능이다. 상한 허용치 초과가 발생하면 상기 클립 회로부(44)는 출력 비트를 모두'1'로 만든다. 하한허용치 초과가 발생하면 클립 회로부(44)는 출력 비트를 모두 '0'으로 만든다. 라인지연회로부(47)는 재생된 영상신호를 한라인 시간동안 저장후 예측기(43)에 제공한다. 이때 이용되는 이중포트(Dual-port) RAM에서는 제공받는 샘플링 클럭과 반전된 샘플링 클럭을 이용하여 한쪽 포트에서는 계수기로 부터 읽기번지를 입력하여 데이타를 읽어서 예측기(43)에 이용하기 위하여 래치(46)에 입력한다. 다른쪽 포트에서는 계수기 출력을 4샘플시간 지연회로를 거친후 RAM의 번지로 입력하고, 클립회로부(40)로부터 출력된 데이타를 저장한다.

제4도는 영상 데이타의 타이밍도로서, (a)는 비디오 데이타의 타이밍도이며, (b)는 비디오 클럭의 타이밍도이다.

제5도는 TV 오디오 코덱의 블럭 구성도이고, 제6도는 오디오 인코더모듈(7)의 타이밍도이다.

도면에서, 50은 아날로그 오디오 접속부, 51,57은 저역 통과 필터, 52,58은 아날로그 다중화기, 53,60은샘플/유지 회로부, 54는 A/D 변환부, 55는 패러티 발생기, 56은 타이밍 및 제어 신호 발생부, 59는 모노신호 발생기, 61은 D/A 변환부, 63은 다중화기, 64는 타이밍 및 제어 신호 발생부, 65는 선택 표시부를각각 나타낸다.

도면에 도시한 바와 같이, 오디오 인코더 모듈(7)은 오디오 왼쪽 신호와 오른쪽 신호를 입력으로 하는 아날로그 오디오 접속부(50)와, 상기 아날로그 오디오 접속부(50)의 출력신호를 필터링하여 출력하는 저역 통과 필터(51)와, 상기 저역 통과 필터(51)를 통과한 신호를 입력받아 다중화하는 아날로그 다중화기(52)와,상기 아날로그 다중화기(52)의 출력을 입력으로 하여 샘플링 및 유지하는 샘플/유지 회로부(53)와, 상기 샘플/유지 회로부(53)의 아날로그출력을 디지틀화하는 A/D 변환부(54)와, 상기 A/D 변환부(54)에 의해 디지틀 변환된 신호를 입력하여 순차적 패러티를 조사하여 오디오 데이타를 발생하는 패러티 발생기(55)와,평형/불평형 입력 및 제어 신호와 상기 DS3다중화 모듈(6)로 부터 오디오 왼쪽/오른쪽(L/R)신호와 클럭신호를 입력받아 아날로그 다중화기(52)와 샘플/유지 회로부(53)와 A/D 변환부(54)와 패러티 발생기(55)로 출력하고 상기 DS3다중화 모듈로 제어 신호를 출력하는 타이밍 및 제어 신호 발생부(56)를 구비하고,오디오 디코더 모듈(11)은, 상기 오디오 인코더 모듈(7)로 부터 오디오 데이타 신호와 제어 신호와 상기DS3다중화 모듈로 부터 오디오 L/R신호를 입력받고 상기 DS3역다중화 모듈(10)로 부터 오디오 데이타와제어 신호와 클럭 신호를 인가받아 다중화하는 다중화기(63)와, 상기 다중화기(63)로 부터의 출력 데이타를입력받아 데이타의 패러티 조사를 행하는 패러티 조사 및 뮤트 제어 회로부(62)와, 상기 패러티 조사 및 뮤트 제어 회로부(62)의 디지틀 출력신호를 아날로그 신호로 변환하는 D/A 변환부(61)와, 상기 D/A 변환부(61)에 의해 변환된 아날로그신호를 샘플링 및 유지하는 샘플/유지 회로부(60)와, 상기 샘플/유지 회로부(60)의 출력 신호를 인가받아 모노 신호를 발생하는 모노 신호 발생기(59)와, 상기 모노 신호 발생기(59)와상기 샘플/유지 회로부(60)의 출력을 입력받아 다중화하는 아날로그 다중화기(58)와, 상기 아날로그 다중파기(58)의 출력 신호를 필터링하는 저역 통과 필터(57)와, 외부로 부터 선택 단자 신호와 테스트 제어 단자신호와 상기 다중화기(63)으로 부터 오디오 L/R신호와 제어신호를 인가받고 상기 패러티 조사 및 뮤트 제어 회로부(62)와 상기 D/A 변환부(61)와 상기 샘플/유지 회로부(60)와 상기 모노 신호 발생기(59)와 상기아날로그 다중화기(58)와 상기 다중화기로 타이밍 및 제어 신호를 출력하는 타이밍 및 제어 신호 발생부(64)와, 상기 타이밍 및 제어 신호 발생기(64)로 부터의 출력신호에 따라 선택 상태를 표시하는 선택 표시부(65)를 구비한다.

상기의 구성으로 이루어진 각 기능부들을 타이밍도를 참조하여 설명하면, 먼저, 오디오 인코더 모듈(7)의타이밍 및 제어신호발생부(56)에서 샘플 및 유지(Sampling and holding) 구간, A/D변환 구간, 패러티 발생 구간 등을 결정하는 정보는 입력 클럭을 상태 0에서 상태 15까지 카운트하여 얻을 수 있다. 즉, 상태 0에서 상태 3까지는 표본화(Sampling) 기간, 상태 4부터 15까지는 유지(Holding) 기간, 상태 4부터 상태13까지는 A/D변환 기간, 상태 5에서 상태 10까지는 패리터(Parity) 정보 발생 기간으로 정한다. 스테이트카운터는 DS3 다중화 모듈(6)로부터의 L/R 신호의 변화를 감지하여 L/-R이 변하는 시점에서 초기화된후 클럭의 상승변환점(Positive Edge)을 카운트하여 상태 0에서 상태 15를 발생시킨다. 아날로그 오디오접속방법은 평형형접속과 불평형형 접속이 있는데 헤드엔드 장비는 평형형 접속방식이 많고, 가전제품에서는 불평형형 접속방식이 많다(본 발명에서는 불평형형 접속이외에도 평형 트랜스를 사용하여 평형형 접속도가능하다).

오디오 인코더 모듈(7)의 평형형 접속 입력 임피던스는 평형형 오디오 기기 출력단에 많이 쓰이는 600ohm이고, 불평형형 접속 임피던스는 불평형형 오디오 기기의 출력단에 많이 사용되는 10Kohm이다. 3차의저역통과필터를 구동하기 위해 사용된 증폭기(51)는 A/D변환부(54)의 입력의 전압법위 3V에 맞추기 위해앰프의 이득을 10/5.8로 두었다. 3차의 비디오 저역통과필터(51)의 차단주파수는 15KHz이다 입력신호 선택을 위하여 아날로그 다중화장치를 이용한다. 아날로그 다중화기(52)는 뒷단의 샘플 및 유지회로(53)와A/D변환부(54)를 각각 한개씩 사용할 경우에 필요하다. 오디오 인코더 모듈(7)의 출력모드는 모노나 멀티모드(스테레오나 다중방송)로 조절이 가능한데 이 신호가 아날로그 다중화기(52)를 제어한다. 모노신호가입력되는 경우에는 다중화기(52)가 왼쪽신호만 출력되도록 하고 멀티신호가 입력되는 경우에는 왼쪽, 오른쪽 신호를 L/R 클럭신호에 따라 다중화하여 출력한다. 샘플 및 유지회로(Sample and Holder)부(53)가 필요로 하는 샘플링 시간을 만족시키기 위하여 상태 0에서 상태 3까지는 샘플링 상태에 있게 하고 상태 4에서상태 15까지는 A/D변환을 위하여 유지(Hold) 상태에 있게 한다. 페러티 발생기(55)는 패러티를 순차적(Serial)으로 조사하는데 A/D변환부(54)가 변환하기 직전인 상태 3에서 패러티 발생기(55)를 초기화시킨다. A/D변환된 16비트부터 비트 15까지 패러티를 조사하여 페러티 비트에 표시한다.

다이밍 및 제어신호 발생부(64)에서는 인코더 모듈(7)에서와 같이 L/-R 신호의 변화를 감지하여 L/-R이 변화되는 시점에서 초기화되고 상승변환점을 카운트하여 상태 0에서 상태 15를 발생시킨다.

D/A변환기(61)를 통해 아날로그로 변환된 오디오 신호는 모드 제어신호에 의해 조절되는 다중화기(63)를 통해 음성다중(Main, Main/Sub, Sub), 스테리오, 모노신호등으로 출력된다. 모드를 제어하는 신호는크게 가입자 측에서 출력모드를 선택할 수 있게 하는 가입자 제어신호와 헤드엔드에서 보내지는 소스제어신호가 있다. 가입자가 선택가능한 제어신호는 소스제어신호에 따라 범위가 제한되어 있다. 예를들면, 소스제어신호가 음성다중(dual) 신호인 경우는 가입자가 모노모드를 선택할 수 없다. 소스제어신호가 변하게 될때는 가입자 제어상태에 상관없이 소스제어신호에 의해 모드가 결정되고, 가입자 제어상태가 변하게 될때는소스제어상태에 따라 제한적으로 모드를 제어할 수 있다. 패러티 조사 및 뮤트제어 회로부(62)의 패러티는비디오 디코더 모듈로 입력되는 데이타 중에서는 비트 14 내지 비트 3과 MSB(Most Significant Bit)에 위치한 패러티 비트로부터 조사할 수 있다. 또한 패러티 조사 및 뮤트 제어 회로부(62)에서는 왼쪽 채널과 오른쪽 채널 각각에 대해 뮤팅할 수 있다. 패러티 조사 및 뮤트 제어 회로부(62)에서는 패러티 에러수 만큼을저항회로를 통해 전압으로 변환시키고, 이 전압과 기준전압을 비교하여 패러티 에러의 수가 많으면 샘플 및유지(Sample and Holder)를 중단(disable)시키는 신호를 발생시킨다. D/A변환부(61)에서는 16개의 데이타 비트를 클럭으로 시프트인(Shift-in)시키고 스트로브신호(Strobe)를 주어 완료시킨다. 샘플/유지 회로부(60)에서는 왼쪽 채널과 오른쪽 채널이 다중화된 신호를 받아서 왼쪽 신호와 오른쪽 신호로 각각 분리시킨다. 각각이 한 채널의 D/A변환이 완료된 시점에서 샘플(Sample)하여 다음의 데이타가 변환완료되는 시점까지 유지한다. 각각의 샘플 및 유지회로를 통과한 신호는 이들 신호로부터 얻은 모노신호(Left/2+Right/2)와 함께 아날로그 다중화기(58)로 출력된다. 아날로그 다중화기(58)로 입력된 신호는 모드제어에의해 다중화되어 3차의 저역통과필터(57)로 출력된다. 오디오 인코더 모듈(7)에서 보인 것과 같은 방법으로3차의 저역통과필터(57)를 구성하여 아날로그 다중화기(58)로부터 출력된 신호를 통과시킨다. 저역통과필터(57) 뒤에는 출력 보호용 증폭기와 저항을 연결한다.

제7도는 DS3 다중화 모듈 및 DS3 역다중화 모듈의 상세 블럭 구성도이고, 제8도는 DS3 다중화 모듈및 DS3 역다중화 모듈에서의 DS3 사상을 나타낸다.

도면에서, 71은 DS3 다중화부, 72는 DS3 라인 접속부, 73는 가입자 단말 장치, 74는 광전송 시스팅, 75는 DS3 역다중화부, 76은 다중화기, 77은 DS3 라인 접속부, 78은 다중화기를 각각 나타낸다.

도면에 도시한 바와 같이, DS3 다중화 모듈(6)은 상기 DPCM 압축 모듈로부터 비디오 신호(VD)와 비디오 클럭(VDCLK)을 인가받고 상기 오디오 인코더 모듈(7)로부터는 오디오 신호(AD)와 제어신호와 광전송 시스팀으로부터 DS3 클럭신호를 인가받아 상기 오디오 인코더 모듈(7)로 오디오 L/R 신호를 광전송 시스팀에 출력하는 DS3 다중화부(71)와, 상기 DS3 다중화부(71)로부터의 출력과 상기 광전송 시스팀으로부터 DS3 클럭신호를 인가받아 상기 광전송 시스팀으로 DS3 데이타를 출력하는 DS3 라인 접속부(72)를 구비하고, DS3 역다중화 모듈(10)은, 상기 DS3 다중화 모듈(6)로부터 DS3 데이타(B3ZS)를 인가받고 가입자 단말 장치로부터 DS3 데이타(B3ZS)를 인가받아 다중화하는 다중화기(78)와, 상기 다중화기(78)의 출력과 상기 가입자 단말 장치로부터 DS3 클럭신호를 인가받아 아날로그 처리과정을 거쳐 클럭신호를 복구하는DS3 라인 접속부(77)와, 상기 DS3 라인 접속부(77)의 출력과 상기 가입자 단말 장치로부터 DS3 데이타(NRZ)와 DS3 클럭신호를 인가받아 다중화하는 다중화기(76)와, 상기 다중화기(76)의 출력과 상기 가입자단말 장치로부터의 DS3 클럭신호를 인가받아 역다중화하여 상기 DPCM 재생 모듈로 비디오 신호와 비디오클럭신호를 출력하고 상기 오디오 디코더 모듈로는 오디오 신호와 오디오 L/R 신호와 모노/멀티 신호와 스테레오/듀얼 신호와 오디오 클럭신호를 출력하며 외부로 유보된 데이타 신호를 출력하는 DS3 역다중화부(75)를 구비한다.

상기 구성을 제8도를 참조하여 설명하면, DS3 다중화 모듈(6)은 전송장치인 광전송 시스팀으로부터 44.736MHz+/-20ppm의 동기클럭을 제공받아서 동작한다. DS3 다중화 모듈(6)로 입력되는 신호는 감축된영상신호(VD)와 샘플링 클럭(VDCLK)이 있고, DS3 다중화 모듈(6)이 제공하는 클럭으로 샘플링하는 오디오 신호(AD)와 제어신호, 그리고 데이타가 있다. DS3 다중파 모듈(6)에서는 이러한 신호들을 DS3 프레임 구조에 맞게 다중화하여 광전송 시스팀으로 제공한다. DPCM 압축 모듈(5)에서 입력되는 영상신호(VD)에 포함된 칼라부반송파로부터 추출한 클럭을 이용하여 샘플링하고, DS3 다중화 모듈(6) 및 역다중화모듈(10)은 광전송 시스팀에서 제공되는 DS3 클럭을 사용하는 관계로 클럭사이의 불일치가 있다. 하드웨어의 간소화를 위해 하나의 멀티프레임 내에서 사상을 한다. 상기 오디오 인코더 모듈(7)로부터의 오디오 신호(AD)는 85비트의 DS3 블럭에 2bit 할당, 즉 하나의 DS3 멀티프레임에 112bit을 할당한다. 비디오 신호는 하나의 DS3 멀티프레임에 4572bit을 할당한다.

음성다중 제어신호는 하나의 모듈 멀티프레임에 4bit을 할당한다. 데이터 신호는 하나의 DS3 멀티프레임에 16bit을 할당한다. Bit 스터핑(Stuffing)은 비디오 신호에 대해서만 행하고,4bit 단위로 실시한다. 위와같이 DS3 전송 프레임을 구성하였을 경우 입력 영상신호 속도(42.95Mb/s)가 스터핑 없을때 출력속도(42.96Mb/s)와 스터핑 있을때 출력속도(42.93Mb/s) 사이에 있다. 가입자 단말장치와 DS3 역다중화부(10) 사이에 2종의 접속이 제공되는데 하나는 CCITT 권고안 G.703에 따른 접속이고, 다른 하나는 NRZ(Nonreturn to zero) 형태의 데이터와 44.736MHz 클럭의 쌍으로 접속된다. 전자의 경우는 서로의 거리가 멀리떨어져 있는 경우이고, 후자의 경우는 서로 인접한 경우의 접속이다. DS3 다중화 모듈(6)의 DS3 다중화부(71)에서는 44.736MHz의 DS3 클럭으로부터 2/85배의 오디오 클럭(ADCLK)과 L/R 신호를 발생하여 오디오 인코더 모듈(7)에 제공하고, 동기된 오디오 데이터의 관련 제어신호를 수신하여 DS3 멀티프레임마다 전송되고, DS3 역다중화부(10)에서도 마찬가지로 매 DS3 멀티프레임마다 재생 복구된다.

오디오 신호는 DS3 다중화부(71)로부터 클럭을 제공받아서 동작하므로 오디오 신호에는 비트 스터핑없이DS3 멀티프레임 마다 112비트가 할당된다. DS3 역다중화부(71)에서는 오디오 클럭을 재생하여 오디오 데이터 및 관련 제어신호와 함께 오디오 디코더 모듈(11)로 제공한다. DS3 다중화부(71)로 입력되는 영상신호는 샘플당 4비트의 신호이고, DS3 멀티프레임에 스터핑이 없을 경우에는 4572비트가, 스터핑이 있을 경우에는 4568비트가 할당된다. DS3 역다중화부(75)에서는 비디오 클럭을 추출하여 비디오 데이터와 함께DPCM 재생 모듈(9)에 제공한다.

DS3 라인 접속부(72)는 44.736Mb/s의 데이터 시이퀀스를 B3ZS 부호화하고, LBO(Line Built Out)를거쳐 외부로 출력한다. DS3 라인 접속부(77)에서는 DS3 신호를 입력하여 등화기, 자동이득조절기 등의 아날로그 처리 과정을 거친다음 클럭신호를 복구하고, B3ZS 복호화 과정을 거친다. B3ZS 복호화 과정을 거친, 44.736Mb/s 데이터 시이퀸스로부터 비트동기, 프레임 동기를 검출하고 이들 동기 신호와 복구된 DS3클럭, 그리고 DS3 데이터를 DS3 역다중화부(75)에 제공한다.

따라서, 본 발명은 광 CATV망등에서 DS3 전송속도를 NTSC 방식의 TV 신호 전송을 가능하게 하는효과가 있다.

Claims (6)

1. 외부로부터 NTSC(National Television System Committee System)방식의 비디오 신호를 입력받아8비트 데이타신호와 클럭신호를 출력하는 A/D변환 및 아날로그 모듈(4)와, 상기 A/D변환 및 아날로그 모듈(4)의 출력을 입력으로 하여 압축한 신호인 4비트 데이타와 클럭을 발생하는 차등 펄스 부호 변조(이하,DPCM이라 함) 압축 모듈(5)과, 기저대역 오디오 신호를 입력으로 하여 출력신호를 발생하는 오디오 인코더 모듈(7)과, 상기 오디오 인코더 모듈(7)의 출력과 상기 DPCM 압축 모듈(5)의 출력과 외부로부터 DS3클럭신호와 유보된 데이타 체널 신호를 입력받으며 출력으로는 DS3 데이타와 상기 오디오 인코더 모듈(7)로 클럭신호(ADCLK)을 내는 DS3 다중화 모듈(6)를 구비하고 있는 부호화부(2)와, 외부로부터 DS3 데이타와 DS3 클럭신호를 입력으로 하고 유보된 데이타 채널 신호를 출력하는 DS3 역다중화 모듈(10)과, 상기DS3 역다중화 모듈(l0)로부터 4비트 데이타와 클럭신호를 입력받는 DPCM 재생 모듈(9)과, 상기 DPCM재생 모듈(9)로부터 재생된 출력 신호 8비트 데이타와 클럭신호를 입력받아 NTSC 방식의 비디오 신호를출력하는 D/A변환 및 아날로그 모듈(8)과, 상기 DS3 역다중화 모듈(10)로부터 클럭신호(ADCLK)와 출력신호를 입력받아 기저대역 오디오 신호를 출력하는 오디오 디코더 모듈(11)을 구비하고 있는 복호화부(3)를구비한 것을 특징으로 하는 DS3 전송속도를 가지는 NTSC 신호용 TV 코덱장치.
2. 제1항에 있어서, 상기 A/D변환 및 아날로그 모듈(4)은, NTSC 방식의 기저대역 비디오 신호를 스위치(20)의 스위칭 작용에 의해 입력받아 입력된 영상 신호와 출력신호를 분리시키는 버퍼 증폭기(21)와,상기 버퍼 증폭기(21)의 출력을 입력받아 DC 변동은 억제하여 안정시키는 클램프 회로부(22)와, 상기 클램프 회로부(22)의 출력을 입력으로 하는 비디오 저역통과필터(23)와, 상기 비디오 저역통과필터(23)를 통해출력된 신호를 증폭하는 증폭부(24)와, 상기 버퍼 증폭부(21)의 출력 신호를 입력받아 동기 신호를 분리하여 상기 클램프 회로부(22)로 출력하는 동기 분리기(26)와, 상기 동기 분리기(26)에 연결되어 클럭을 발생하는 클럭 발생기(27)와, 상기 증폭부(24)의 출력과 상기 클럭 발생기(27)의 출력을 입력받아 A/D변환을하여 8비트 PCM 신호를 내는 A/D변환 변환기(25)로 구비하고 있는 것을 특징으로 하는 DS3 전송속도를가지는 NTSC 신호용 TV 코덱장치.
3. 제1항에 있어서, 상기 D/A변환 및 아날로그 모듈(8)은,8비트 PCM 신호와 클럭신호를 입력받아 디지탈/아날로그 변환을 하는 D/A변환기(33)와, 상기 D/A변환기(33)의 출력을 입력받아 증폭하는 증폭기(32)와, 상기 중폭기(32)의 출력을 입력으로 하는 비디오 저역통과필터(3l)와, 상기 비디오 저역통과필터(31)를 통과한 신호를 입력받고 직류 옵셋을 조정하는 직류 옵셋 조정회로부(30)와, 상기 직류 옵셋 조정회로부(30)에 의해 조정된 신호를 출력증폭하는 버퍼 증폭기(28)와, 상기 직류 옵셋 조정 회로부(30)에 의해 조정된 신호를 표시하는 경보부(29)를 구비하고 있는 것을 특징으로 하는 DS3 전송속도를 가지는NTSC 신호용 TV 코덱장치.
4. 제1항에 있어서, DPCM 압축 모듈(5)은, A/D변환 및 아날로그 모듈(4)로부터 8비트 PCM 비디오신호를 인가받는 제 1래치(34)와, 상기 제 1래치(34)의 출력 8비트 신호를 입력받아 입력 데이타의 차를 구하여 예측 오차를 계산하는 차이 계산기(35)와, 상기 차이 계산기(35)의 2진 보수(2's Complement)를 입력받아 8비트 대표값을 내는 양자화기(36)와, 상기 양자화기(36)의 8비트 대표값을 입력하는 제2래치(37)와, 상기 제2래치(37)를 통하여 얻은 출력값을 입력받아 4비트 DPCM 비디오 신호를 출력하는 채널 부호기(38)와, 상기 양자화기(36)의 출력값을 상기 제2래치(37)를 통해 입력받은 8비트 예측값을 더하여 예측오차를 구하기 이전의 입력 신호로 재생하는 재생기(40)와, 상기 재생기(40)에 의해 재생된 신호를 입력하여 영상 신호 재생시에 예측값과 양자화된 예측 오차에 의한 오차의 상한/하한 허용치 초과를 방지하는 클립 회로부(44)와, 상기 클립 회로부(44)의 출력 8비트 데이타를 입력으로 하는 제3래치(45)와, 상기 제3래치(45)의 출력을 입력으로 하는 제4래치(48)와, 상기 제4래치(48)의 출력을 입력으로 하여 재생된 영상신호를 한라인 시간동안 저장하는 라인 지연 회로부(47)와, 상기 라인 지연 회로부(47)의 출력 신호를 입력받은 제5래치(46)와, 상기 제5래치(46)를 통해 한라인 시간 동안 지연된 신호와 상기 제5래치(45)를 통해 상기 클립 회로부(44)의 출력을 입력받아 평균값을 계산하는 예측기(43)와, 상기 예측기(43)에 의한 평균 계산값을 입력하여 촤면상의 왜곡을 순간적으로 복구하는 리크 예측기(42)와, 상기 리크 예측기(42)의출력 신호를 상기 차이 계산기(35)에 공급하기 위한 제6래치(41)와, 상기 제6래치(41)의 출력 신호를 상기 재생기(40)에 공급하기 위한 제7래치(38)를 구비하고 있는 것을 특징으로 하는 DS3 전송속도를 NTSC신호용 TV 코덱장치.
5. 제1항에 있어서, 상기 오디오 인코더 모듈(7)은, 오디오 왼쪽 신호와 오른쪽 신호를 입력으로 하는아날로그 오디오 접속부(50)와, 상기 아날로그 오디오 접속부(50)의 출력신호를 필터링하여 출력하는 저역통과필터(51)와, 상기 저역통과필터(51)를 통과한 신호를 입력받아 다중화하는 아날로그 다중화기(52)와,상기 아날로그 다중화기(52)의 출력을 입력으로 하여 샘플링 및 유지하는 샘플/유지 회로부(53)와, 상기 샘플/유지 회로부(53)의 아날로그 출력을 디지틀화하는 A/D변환부(54)와, 상기 A/D변환부(54)에 의해 디지틀 변환된 신호를 입력하여 순차적 패러티를 조사하여 오디오 데이타를 발생하는 패러티 발생기(55)와, 평형 불평형 입력 및 제어 신호와 상기 DS3 다중화 모듈(6)로부터 오디오 왼쪽/오른쪽(L/R) 신호와 클럭신호를 입력받아 아날로그 다중화기(52)와 샘플/유지 회로부(53)와 A/D변환부(54)와 패러티 발생기(55)로출력하고 상기 DS3 다중화 모듈로 제어 신호를 출력하는 타이밍 및 제어 신호 발생부(56)를 구비하고 있는것을 특징으로 하는 DS3 전송속도를 가지는 NTSC 신호용 TV 코덱장치.
6. 제1항에 있어서, 상기 오디오 디코더 모듈(11)은, 상기 오디오 인코더 모듈(7)로부터 오디오 데이타신호와 제어 신호와 상기 DS3 다중화 모듈로부터 오디오 L/R 신호를 입력받고 상기 DS3 역다중화 모듈(10)로부터 오디오 데이타와 제어 신호와 클럭신호를 인가받아 다중화하는 다중화기(63)와, 상기 다중화기(63)로부터의 출력 데이타를 입력받은 데이타의 패러티 조사를 행하는 패러티 조사 및 뮤트 제어 회로부(62)와, 상기 패러티 조사 및 뮤트 제어 회로부(62)의 디지틀 출력신호를 아날로그 신호로 변환하는 D/A변환부(61)와, 상기 D/A변환부(61)에 의해 변환된 아날로그 신호를 샘플링 및 유지하는 샘플/유지 회로부(60)와, 상기 샘플/유지 회로부(60)의 출력 신호를 인가받아 모노 신호를 발생하는 모노 신호 발생기(59)와, 상기 모노 신호 발생기(59)와 상기 샘플/유지 회로부(60)의 출력을 입력받아 다중화하는 아날로그 다중화기(58)와, 상기 아날로그 다중화기(58)의 출력 신호를 필터링하는 저역통과필터(57)와, 외부로부터 선택단자 신호와 테스트 제어 단자 신호와 상기 다중화기(63)으로부터 오디오 L/R 신호와 제어 신호를 인가받고 상기 패러티 조사 및 뮤트 제어 회로부(62)와 상기 D/A변환부(61)와 상기 샘플/유지 회로부(60)와 상기 모노 신호 발생기(59)와 상기 아날로그 다중화기(58)와 상기 다중화기로 타이밍 및 제어 신호를 출력하는 타이밍 및 제어 신호 발생부(64)와, 상기 타이밍 및 제어 신호 발생기(64)로부터의 출력 신호에 따라 선택 상태를 표시하는 선택 표시부(65)를 구비하고 있는 것을 특징으로 하는 DS3 전송속도를 가지는 NTSC신호용 TV 코덱장치.