KR950003659B1

KR950003659B1 - Asynchronous transmission device fitting for small computer system interface

Info

Publication number: KR950003659B1
Application number: KR1019910003610A
Authority: KR
Inventors: 최승종
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-03-06
Filing date: 1991-03-06
Publication date: 1995-04-17
Also published as: KR920019132A

Abstract

a micro computer for temporarily storing the data to be transmitted to a host in an SRAM; a sequencer for generating a data request signal to the host, and generating data transmitting control signal by receiving the recognition signal from the host; a transmission byte/completion check counter for counting the byte number of the data to be transmitted to the host, receiving a reducing signal from the sequencer, and then generating a transmission completing signal; a buffer read address generating part for directing the address of the data to be transmitted to the host; and a latch for temporarily storing the data output from the SRAM and transmitting the data according to the command of the sequencer.

Description

SCSI Asynchronous Transmission Control

제1도는 본 발명 SCSI 비동기 전송 제어장치 회로구성도.1 is a circuit diagram of a SCSI asynchronous transmission control device of the present invention.

제2도는 제1도에서, SCSI 제어장치의 상세회로도.2 is a detailed circuit diagram of the SCSI controller in FIG.

제3도는 제2도에서, 시퀀서의 상헤회로도.3 is a phase diagram of the sequencer in FIG.

제4도는 데이타 송수신시의 요구신호 및 인식신호의 타이밍도.4 is a timing diagram of a request signal and a recognition signal during data transmission and reception.

제5도는 SCSI에서 호스트와 주변기기간의 정보전송시의 타이밍도.5 is a timing diagram when transferring information between a host and a peripheral device in SCSI.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이크로컴퓨터 2 : SCSI 제어장치1: microcomputer 2: SCSI controller

3 : 에스램(SRAM) 4 : 호스트3: SRAM 4: Host

5 : 전송 바이트/종료체크 카운터 6 : 버퍼 리드 어드레스 발생부5: Transfer byte / end check counter 6: Buffer read address generator

7 : 시퀀서 8 : 랫치7 sequencer 8 latch

100 : 비동기 전송신호 발생부 200 : 인식신호 처리부100: asynchronous transmission signal generator 200: recognition signal processing unit

300 : 전송종료 출력부 400 : 전송요구신호 발생부300: transmission end output unit 400: transmission request signal generator

본 발명은 SCSI(Small Computer System Interface) 규격에 맞는 비동기 전송장치에 관한 것으로, 특히 SCSI 규격에 맞추어 최대 2M byte/sec의 전송속도로 비동기 전송이 가능하도록 한 SCSI 비동기 전송 제어장치에 관한 것이다.The present invention relates to an asynchronous transmission device conforming to the SCSI (Small Computer System Interface) standard, and more particularly to a SCSI asynchronous transmission control device to enable asynchronous transmission at a transmission rate of up to 2M byte / sec in accordance with the SCSI standard.

본 발명 SCSI 비동기 전송 제어장치 구성은 제1도 및 제2도에 도시한 바와같이 호스트(4)에 전송할 데이타를 임시로 에스램(3)에 저장토록 하는 마이크로컴퓨터(1)와, 상기 마이크로컴퓨터(1)로부터 전송개시명령을 받아 호스트(4)로 데이타송신을 요구하는 요구신호를 발생하고, 이를 인식한 호스트(4)에서의 인식 신호를 받아 데이타 송신제어신호를 발생하는 시퀀서(7)와, 상기 호스트(4)로 전성될 데이타의 바이트수를 카운트하고 상기 시퀀서로부터 감소신호를 받아 데이타 송신완료신호를 발생하는 전송바이트/종료체크 카운터(5)와, 상기 호스트(4)로 전송될 데이타의 어드레스를 지시하는 버퍼 리드 어드레스 발생부(6)와, 상기 에스램(3)에서 출력되는 데이타를 일시저장하고 있다가 상기 시퀀서(7)의 명령에 따라 데이타를 송신하는 랫치(8)로 구성한다.In the configuration of the SCSI asynchronous transmission control device of the present invention, as shown in FIGS. 1 and 2, the microcomputer 1 temporarily stores the data to be transmitted to the host 4 in the SRAM 3, and the microcomputer. A sequencer 7 which receives a transmission start command from (1) and generates a request signal for requesting data transmission to the host 4, and receives a recognition signal from the host 4 which has recognized this, and generates a data transmission control signal; A transfer byte / end check counter 5 for counting the number of bytes of data to be transmitted to the host 4 and receiving a decrease signal from the sequencer to generate a data transmission completion signal; and data to be transmitted to the host 4; A buffer read address generator 6 for indicating the address of the latch; and a latch 8 for temporarily storing data output from the SRAM 3 and transmitting the data according to the command of the sequencer 7; do.

그리고, 상기 시퀀서(7)는 제3도에 도시한 바와같이 마이크로컴퓨터의 전송개시 명령에 따라 전송신호를 발생하는 비동기 전송신호 발생부(100)와, 상기 비동기 전송신호 발생부(100)로부터 전송신호를 입력받아 호스트에 데이타송신을 요구하는 신호를 발생하는 전송요구신호 발생부(400)와, 상기 호스트에서 데이타 전송을 해도 좋다는 인식신호를 수신하고 그 신호를 처리하여 출력하는 인식신호 처리부(200)와, 데이타 송신 완료시 데이타 송신완료신호를 호스트에 송신함과 동시에 마이크로컴퓨터에 데이타 송신종료를 알리는 신호를 발생하는 전송종료 출력부(300)로 구성한다.The sequencer 7 transmits from the asynchronous transmission signal generator 100 and the asynchronous transmission signal generator 100 to generate a transmission signal according to a transmission start command of the microcomputer as shown in FIG. A transmission request signal generator 400 for receiving a signal and generating a signal for requesting data transmission to the host, and a recognition signal processor 200 for receiving a recognition signal indicating that data may be transmitted from the host, processing the signal, and outputting the signal. And a transmission end output unit 300 for transmitting a data transmission completion signal to the host upon completion of data transmission and generating a signal for notifying the end of data transmission to the microcomputer.

이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 제4도와 제5도에 도시한 타이밍도에 의거하여 상세히 설명하면 다음과 같다.The operation and effect of the present invention configured as described above will be described in detail with reference to the timing diagrams shown in FIGS. 4 and 5 as follows.

제1도의 호스트(4)로 전송해야 하는 데이타가 있을 때 마이크로컴퓨터(1)는 먼저 데이타를 에스램(3)에 채워 놓은 후 전송하고자 하는 데이타를 버스에 준비해 놓은 후 SCSI 제어장치(2)를 통해 호스트(4)로 데이타 송신을 요구하는 전송요구신호(REQ)를 출력한다.When there is data to be transmitted to the host 4 of FIG. 1, the microcomputer 1 first fills the data into the SRAM 3, prepares the data to be transmitted on the bus, and then attaches the SCSI controller 2 to the host. Through this, the host 4 outputs a transmission request signal REQ requesting data transmission.

이에 상기 호스트(4)는 데이타 전송을 해도 좋다는 인식신호(ACK)를 출력하여 마이크로컴퓨터(1)로 전송한 후 데이타버스를 통해 전달된 데이타를 입력받는다.Accordingly, the host 4 outputs a recognition signal ACK indicating that data may be transmitted, transmits it to the microcomputer 1, and receives data transmitted through the data bus.

이상에서와 같은 동작에 대하여 제2도에 도시한 SCSI 제어장치(2)의 각 부에 의거하여 살펴보면, 먼저 마이크로컴퓨터(1)가 시퀀서(7)로 비동기 전송 개시명령신호(AXTER)를 출력함과 동시에 전송하고자 하는 데이타의 바이트(byte) 수는 전송바이트/종료체크 카운터(5)에, 초기 어드레스는 버퍼 리드 어드레스 발생부(6)에 각각 로드(LOAD1)(LOAD2)한다.Referring to the above operation based on each part of the SCSI controller 2 shown in FIG. 2, the microcomputer 1 first outputs the asynchronous transfer start command signal AXTER to the sequencer 7. FIG. At the same time, the number of bytes of data to be transferred is loaded into the transfer byte / end check counter 5, and the initial address is loaded into the buffer read address generator 6 (LOAD1) (LOAD2).

그러면, 상기 버퍼 리드 어드레스 발생부(6)에서 처음 세팅된 어드레스를 에스램(3)에 지시하여 줌에 따라 상기 시퀀서(7)는 그 지시한 어드레스에서 데이타를 1바이트 읽어내어 랫치(8)에 저장하도록 함과 동시에 호스트(4)로 데이타를 전송할 전송요구신호(REQ)를 출력하고, 전송바이트/종료체크 카운터(5)는 시퀀서(7)에서 감소신호(DOWN)를 받아서 하나씩 다운카운트(down count) 를 행한다.Then, as the first address set in the buffer read address generator 6 is instructed to the SRAM 3, the sequencer 7 reads one byte of data from the indicated address and writes it to the latch 8. At the same time, the transmission request signal REQ is transmitted to the host 4, and the transmission byte / end check counter 5 receives the decrement signal DOWN from the sequencer 7 and down counts one by one. count).

이때, 호스트(4)로부터 데이타를 송신해도 좋다는 확인신호가 시퀀서(7)로 전송되면, 상기 시퀀서(7)는 랫치(8)를 제어하여 저장되어 있는 데이타를 호스트(4)로 전송하여 주도록 한다.At this time, when the confirmation signal that may transmit data from the host 4 is transmitted to the sequencer 7, the sequencer 7 controls the latch 8 to transmit the stored data to the host 4. .

다운카운트 동작을 행하고 있는 전송바이트/종료체크 카운터(5)은 카운트한 갑이 "0"이 되면 상기 시퀀서(7)에서 필요로 하는 시간에 맞춰 종료신호(END)를 출력한다.The transfer byte / end check counter 5 which is performing the down count operation outputs an end signal END in accordance with the time required by the sequencer 7 when the count value reaches " 0 ".

종료신호(END)를 입력받은 시퀀서(7)는 호스트(4)로 전송하는 전송요구신호(REQ)의 출력을 중지시키고, 마이크로컴퓨터(1)로 인터럽트신호(INT)를 출력하여 주어진 비동기 전송이 모두 끝났음을 알려준다.Upon receiving the end signal END, the sequencer 7 stops outputting the transmission request signal REQ transmitted to the host 4, and outputs an interrupt signal INT to the microcomputer 1 so that a given asynchronous transmission is performed. It tells you everything is over.

간단히 다시말하면, 제4도의 타밍도에서와 같이 마이크로컴퓨터(1)가 전송요구신호(REQ)를 호스트(4)로 출력하고 데이타버스를 통해 데이타를 실어 놓으면 데이타를 전송해도 좋다는 확인신호(ACK)를 호스트(4)가 마이크로컴퓨터(1)로 전달한 후 데이타버스에 실린 데이타를 전달받으면 되는 것이다.In other words, as in the taming diagram of FIG. 4, when the microcomputer 1 outputs the transmission request signal REQ to the host 4 and loads the data via the data bus, an acknowledgment signal ACK may be used. After the host 4 transfers the data to the microcomputer 1, the data on the data bus is transferred.

상기의 동작에서 시퀀서(7)의 동작에 대하여 자세하게 제3도 및 제5도에 의거하여 살펴보면, 마이크로컴퓨터(1)로부터 시퀀서(7)의 비동기 전송신호 발생부(100)로 제5(b)도의 비동기 전송 개시명령신호(AXTER)가 입력되면 그의 디플립플롭(DF1)(DF2)의 클럭단자로 입력되는 제5(a)도는 클럭(MCK)에 동기되고 앤드게이트(AD1)에 의해 논리조합되어 만들어진 제5(e)도에서와 같은 전송신호(AAND)를 발생하여 출력하면, 전송요구신호 발생부(400)에서 그 전송신호(AAND)에 의거하여 게이트들과 디플립플롭으로 만들어진 제5(m)도의 전송요구신호(REQ)를 호스트(4)에 출력함과 아울러 전송바이트/종료체크 카운터(5)로 감소신호(DOWN)를 출력한다.The operation of the sequencer 7 in the above operation will be described in detail with reference to FIG. 3 and FIG. 5, from the microcomputer 1 to the asynchronous transmission signal generator 100 of the sequencer 7 for the fifth (b). When the asynchronous transfer start command signal AXTER of the drawing is input, the fifth (a) diagram inputted to the clock terminal of the de-flip-flop DF1 (DF2) is synchronized with the clock MCK and is logically combined by the AND gate AD1. When the transmission signal AAND is generated and output as shown in FIG. 5 (e), the transmission request signal generator 400 is made of gates and flip-flops based on the transmission signal AAND. The transfer request signal REQ shown in (m) is output to the host 4, and the decrease signal DOWN is outputted to the transfer byte / end check counter 5.

따라서, 호스트(4)가 데이타 전송요구신호(REQ)에 대한 응답으로 데이타 전송을 해도 좋다는 제5(c)도와 같은 인식신호(ACK)가 오면 시퀀서(7)의 인식신호 처리부(200)에서 입력받아 처리하고 그 처리한 제5(f)도와 같은 신호(BANDF)를 출력하면 전송요구신호 발생부(400)에서는 호스트(4)로 출력하는 전송요구신호(REQ)의 전송을 중단한다.Therefore, when the recognition signal ACK, such as the fifth (c), that the host 4 may transmit data in response to the data transmission request signal REQ, the input signal is input from the recognition signal processor 200 of the sequencer 7. When the signal BANDF shown in FIG. 5 (f) is received and processed, the transmission request signal generator 400 stops the transmission of the transmission request signal REQ output to the host 4.

이때 전송바이트/종료체크 카운터(5)가 다운카운트하다가 카운트된 값이 "0"이 되면 시퀀서(7)에서 필요로 하는 시간에 맞춰 종료신호(END)를 전송하여 주면 이를 전송종료 출력부(300)에서 입력받아 게이트들과 디플립플롭에 의해 만들어진 전송종료신호(INT)를 마이크로컴퓨터(1)로 출력하여 비동기 전송이 끝났음을 알려주도록 한다.At this time, if the transfer byte / end check counter 5 counts down and the counted value is “0”, the transfer end output unit 300 transmits the end signal END according to the time required by the sequencer 7. ) And the transmission end signal INT generated by the gates and the flip-flop are output to the microcomputer 1 to inform the end of the asynchronous transmission.

이상에서와 같은 방법으로 전송된 바이트수 만큼 상기의 과정을 반복하여 데이타를 전송하게 된다.By repeating the above process by the number of bytes transmitted in the same manner as above, the data is transmitted.

이상에서와 같은 방식으로 데이타를 전송하게 되면 SCSI 규격에 맞추어 최대 2M byte/sec의 전송속도로 비동기 전송이 가능하도록 한 효과가 있게 된다.If the data is transmitted in the same manner as above, it is effective to enable asynchronous transmission at a transfer rate of up to 2M byte / sec in accordance with the SCSI standard.

Claims

The microcomputer 1 for temporarily storing the data to be transmitted to the host 4 in the SRAM 3, and a request signal for requesting data transmission to the host 4 by receiving a transfer start command from the microcomputer 1; The sequencer 7 generates a data transmission control signal by receiving a recognition signal from the host 4 that recognizes the same, and counts the number of bytes of data to be transmitted to the host 4 and decreases the signal from the sequencer. A transfer byte / end check counter 5 for receiving a data transmission completion signal, a buffer read address generator 6 for indicating an address of data to be transmitted to the host 4, and the SRAM 3; And a latch (8) for temporarily storing the data outputted from and transmitting the data according to the command of the sequencer (7).

According to claim 1, Sequencer (7) is a host for receiving a transmission signal from the asynchronous transmission signal generator 100 for generating a transmission signal according to the transmission start command of the microcomputer, and the asynchronous transmission signal generator 100 A transmission request signal generator 400 for generating a signal for requesting data transmission to the host, a recognition signal processor 200 for receiving the recognition signal indicating that data may be transmitted from the host, processing the signal, and outputting the signal; SCSI completion transmission control device comprising a transmission end output unit 300 for transmitting a data transmission completion signal to the host upon completion and a signal for notifying the data transmission to the microcomputer.