KR950003228Y1 - Abnormal votage protecting circuit - Google Patents

Abnormal votage protecting circuit Download PDF

Info

Publication number
KR950003228Y1
KR950003228Y1 KR2019890015206U KR890015206U KR950003228Y1 KR 950003228 Y1 KR950003228 Y1 KR 950003228Y1 KR 2019890015206 U KR2019890015206 U KR 2019890015206U KR 890015206 U KR890015206 U KR 890015206U KR 950003228 Y1 KR950003228 Y1 KR 950003228Y1
Authority
KR
South Korea
Prior art keywords
horizontal
voltage
synchronizing
high voltage
capacitor
Prior art date
Application number
KR2019890015206U
Other languages
Korean (ko)
Other versions
KR910008272U (en
Inventor
최한욱
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890015206U priority Critical patent/KR950003228Y1/en
Publication of KR910008272U publication Critical patent/KR910008272U/en
Application granted granted Critical
Publication of KR950003228Y1 publication Critical patent/KR950003228Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

텔레비젼의 이상고압 방지회로Abnormal high voltage prevention circuit of TV

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 동기발생부 20 : 수평구동부10: synchronization generating unit 20: horizontal driving unit

30 : 증폭부 40 : 고압안정회로30: amplifier 40: high voltage stability circuit

Q1 : 트랜지스터 C1-C3 : 콘덴서Q1: Transistor C1-C3: Capacitor

R1-R8 : 저항 D1-D5 : 다이오드R1-R8: resistor D1-D5: diode

ZD : 제너다이오드ZD: Zener Diode

본 고안은 텔레비젼(Television)에 있어서 수평편향회로에 관한 것으로, 특히 이상고압발생을 방지하는 회로에 관한 것이다.The present invention relates to a horizontal deflection circuit in a television, and more particularly to a circuit for preventing abnormal high voltage generation.

일반적으로 텔레비젼에는 화면을 표시하기 위해 음극선관(Cathode Ray Tube : 이하 CRT라함)를 이용하며 상기 음극선관이 전자빔을 발생하여 스크린의 수평 및 수직방향으로 주사하게 한다. 이때 스크린상의 전자 빔주사점은 수평편향회로와 수직편향회로에 의해 가변되며 편향시 편향전압은 일정한 전압레벨폭의 고전압을 갖게된다. 그러므로 수평편향회로에는 규정된 레벨의 고전압을 발생하여야 하며 이를 위하여 규정된 레벨보다 큰 이상고압 방지회로를 구비하고 있었다. 그러나 수평편향회로에 포함된 종래의 이상고압 방지회로는 그 구성이 복잡하며 이상고압 검출용 기준전압이 높아 전력소모가 큰 문제점이 있었다.Generally, a television uses a cathode ray tube (CRT) to display a screen, and the cathode ray tube generates an electron beam to scan in the horizontal and vertical directions of the screen. At this time, the electron beam scanning point on the screen is changed by the horizontal deflection circuit and the vertical deflection circuit, and during deflection, the deflection voltage has a high voltage having a constant voltage level width. Therefore, the horizontal deflection circuit must generate a high voltage at a prescribed level, and for this purpose, an abnormal high voltage prevention circuit is provided. However, the conventional abnormal high voltage prevention circuit included in the horizontal deflection circuit has a problem in that its configuration is complicated and power consumption is high because the reference voltage for abnormal high voltage detection is high.

따라서 본 고안의 목적은 텔레비젼에 있어서 회로구성이 간단하고 전력소비를 절감할 수 있는 이상고압 방지 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an abnormal high voltage prevention circuit that can simplify the circuit configuration and reduce power consumption in a television.

이하 본 고안을 참조하여 상세히 설명한다.Hereinafter will be described in detail with reference to the present invention.

제1도는 본 고안의 회로도로서, 수평 수직합성 동기신호를 발생하는 동기발생부(10)와, 상기 동기발생부(10)로 부터 공급되는 수평수직 합성동기신호에 의해 수평편향을 위해 수평동기신호만 분리해 내는 수평구동부(20)와, 상기 수평구동부(20)의 출력인 수평편향용 톱니파신호를 일정 증폭율로 증폭하기 위해 트랜지스터(Q1) 및 다이오드(D1)와 콘덴서(C1)로 이루어진 증폭부(30)와, 상기 증폭부(30)의 출력을 일정비율로 승압하여 음극선관의 수평편향코일에 공급하기 위해 1, 2차코일(L1, L2) 및 보조코일(L3)로 이루어진 플라이백트랜스(FBT)와, 상기 플라이백트랜스(FBT)의 1차코일(L1)의 한쪽 템에 편향바이어스용 고전압(B+)를 안정되게 공급하는 고압안정회로(40)와, 동작전압(Vcc)을 분압하여일정한 이상고압검출용 기준을 상기 동기발생부(10)에 공급하기 위해 제너다이오드(ZD) 저항(R1)으로 이루어진 기준레벨설정수단과, 상기 플라이백트랜스(FBT)의 보조코일(L3)상에 유기되는 유지전압을 정류평활하기 위해 다이오드(D2) 및 콘덴서(C2)로 이루어진 정류평활수단과, 상기 정류평활수단의 출력을 일정분압비로 분압하여 전압상태신호로서 상기 동기발생부(10)에 공급하기 위해 4개의 저항(R2-R5) 및 하나의 콘덴서(C3)로 이루어진 전압분압수단으로 구성한다.1 is a circuit diagram of the present invention, in which a horizontal synchronizing signal is generated for a horizontal deflection by a synchronizing generator 10 generating a horizontal vertical synchronizing synchronizing signal and a horizontal vertical synchronizing synchronizing signal supplied from the synchronizing generating unit 10. Amplification consisting of a transistor (Q1), diode (D1) and a capacitor (C1) to amplify the horizontal drive unit 20 and the horizontal deflection sawtooth wave signal output from the horizontal drive unit 20 at a constant amplification rate. Flyback consisting of the primary and secondary coils (L1, L2) and auxiliary coils (L3) to boost the output of the amplification unit (30) and the amplification unit (30) to a horizontal deflection coil of the cathode ray tube. A high voltage stability circuit 40 for stably supplying a bias bias high voltage B + to one of the transformer FBT and the primary coil L1 of the flyback transformer FBT, and an operating voltage Vcc. In order to supply the synchronization generator 10 with a predetermined abnormal high pressure detection standard by dividing the pressure. A reference level setting means comprising a diode (D) resistor (R1) and a diode (D2) and a capacitor (C2) for rectifying and smoothing the sustain voltage induced on the auxiliary coil (L3) of the flyback transformer (FBT). The rectifier smoothing means and the output of the rectifying smoothing means are divided by a constant partial pressure ratio to the four resistors (R2-R5) and one capacitor (C3) for supplying to the synchronization generating unit 10 as a voltage state signal. It consists of a voltage dividing means.

상술한 제1도를 참조하여 본 고안을 상세히 설명한다.With reference to FIG. 1, the present invention will be described in detail.

동기발생부(10)는 수평 및 수직동기신호가 합성된 합성동기신호를 발생하여 수평구동부(20)에 공급하며, 수평구동부(20)은 동기발생부(10)로 부터 공급된 합성동기신호중 수평동기신호를 분리하여 트랜지스터(Q1)의 베이스에 공급한다. 트랜지스터(Q1)은 상기 수평구동부(20)로 부터 인입되는 수평동기신호를 증폭하여 플라이백트랜스(FBT)의 1차측코일(L1)의 한쪽탭에 공급하며, 이때 다이오드(D1)은 댐퍼기능을 수행하고 콘덴서(C1)은 공진콘덴서의 역할을 한다.The synchronizing generator 10 generates a synthetic synchronizing signal obtained by synthesizing the horizontal and vertical synchronizing signals, and supplies the synchronizing signal to the horizontal driving unit 20. The horizontal driving unit 20 is the horizontal synchronizing signal supplied from the synchronizing unit 10. The synchronization signal is separated and supplied to the base of the transistor Q1. Transistor Q1 amplifies the horizontal synchronous signal drawn from the horizontal driver 20 and supplies it to one tap of the primary coil L1 of the flyback transformer FBT, wherein the diode D1 provides a damper function. The capacitor C1 serves as a resonant capacitor.

그리고 플라이백트랜스(FBT)는 1차측코일(L1)에 공급되는 편향바이어스용 고전압(B+)의 전류통로가 수평동기신호에 의해 형성될때 2차측코일(L2)상에 평향전압을 유기시켜 음극선관의 편향코일에 공급하게 되며 한편 보조코일(L3)에는 2차측코일에 유기되는 편향전압에 비례하는 전압이 유기된다.And the flyback transformer (FBT) is a cathode ray tube by inducing a bias voltage on the secondary side coil (L2) when the current path for the bias bias high voltage (B +) supplied to the primary coil (L1) is formed by the horizontal synchronizing signal. It is supplied to the deflection coil of, while the auxiliary coil (L3) is induced a voltage proportional to the deflection voltage induced in the secondary side coil.

만약 이상고전압상태가 되면 상기 보조코일(L3)상에는 높은 전압이 유기된다. 그리고 다이오드(D2)는 플라이백트랜스(FBT)의 보조코일(L3)상의 전압을 정류하고, 콘덴서(C2)는 다이오드(D2)와 함께 정류된 보조코일(L3)상의 전압을 평활하게 된다.If the abnormal high voltage state is a high voltage is induced on the auxiliary coil (L3). The diode D2 rectifies the voltage on the auxiliary coil L3 of the flyback transformer FBT, and the capacitor C2 smoothes the voltage on the auxiliary coil L3 rectified together with the diode D2.

또한 세저항(R2-R4)는 상기 다이오드(D2)와 콘덴서(C2)에 의해 정류평활된 전압을 분압하여 저항(R5)을 통해 이상고전압 검출용신호로서 상기 동기발생부(10)에 공급한다. 이때 저항(R5)는 전류제한용이고, 콘덴서(C3)는 잡음제거용이다. 그리고 제너다이오드(ZD)는 저항(R1)을 통해 공급되는 동작전압(Vcc)를 자신의 동작전압(VZD)으로 제한하여 안정되게 공급하여 이상고압 검출용 기준전압을 설정해 준다.In addition, the three resistors R2-R4 divide the voltage rectified and smoothed by the diode D2 and the capacitor C2 and supply them to the synchronization generator 10 through the resistor R5 as an abnormal high voltage detection signal. . At this time, resistor R5 is for current limiting and capacitor C3 is for noise elimination. The zener diode ZD limits the operating voltage Vcc supplied through the resistor R1 to its own operating voltage VZD and stably supplies the reference voltage for detecting the abnormal high voltage.

그리고 플라이백트랜스(FBT)의 2차측코일에 삽입된 다이오드들(D3-D5)은 전류방향 및 역기전력 방지용이며 저항(R6-R7)은 전류제한용이다.The diodes D3-D5 inserted in the secondary coil of the flyback transformer FBT are used to prevent current direction and counter electromotive force, and the resistors R6-R7 are used to limit current.

그러면 동기발생부(10)는 제너다이오드(ZD)에 의해 설정된 이상전압검출용 기준전압보다 큰 전압이 저항(R5)을 통해 인입될때 즉 이상고전압상태일때 합성동기신호의 발생을 이상고전압상태에서 정상전압상태로 복구될때까지 중단한다.Then, the synchronization generating unit 10 normalizes the generation of the synthetic synchronous signal in the abnormal high voltage state when a voltage greater than the abnormal voltage detection reference voltage set by the zener diode ZD is drawn through the resistor R5. Suspend until voltage is restored.

상술한 바와 같이 본 고안은 이상고전압상태를 방지할 수 있는 이점과 이상고전압검출을 낮은 전압레벨에서 행함으로 전력소모를 절감할 수 있는 이점이 있다.As described above, the present invention has the advantage of preventing abnormal high voltage conditions and reducing the power consumption by performing abnormal high voltage detection at a low voltage level.

Claims (1)

음극선관을 구비한 텔레비젼에 있어서, 수평 수직합성 동기신호를 발생하는 동기발생부(10)와, 상기 동기발생부(10)로 부터 공급되는 수평수직 합성동기신호에 의해 수평편향을 위해 수평동기신호만 분리해 내는 수평구동부(20)와, 상기 수평구동부(20)의 출력인 수평편향용 톱니파신호를 일정증폭율로 증폭하기 위해 트랜지스터(Q1) 및 다이오드(D1)와 콘덴서(C1)로 이루어진 증폭부(30)와, 상기 증폭부(30)의 출력을 일정비율로 승압하여 음극선관의 수평편향코일에 공급하기 위해 1, 2차코일(L1, L2) 및 보조코일(L3)로 이루어진 플라이백트랜스(FBT)와, 상기 플라이백트랜스(FBT)의 1차코일(L1)의 한쪽 템에 편향바이어스용 고전압(B+)를 안정되게 공급하는 고압안정회로(40)와, 동작전압(Vcc)을 분압하여 일정한 이상공압검출용 기준을 상기 동기발생부(10)에 공급하기 위해 제너다이오드(ZD) 저항(R1)으로 이루어진 기준레벨설정수단과, 상기 플라이백트랜스(FBT)의 보조코일(L3)상에 유기되는 유지전압을 정류평활하기 위해 다이오드(D2) 및 콘덴서(C2)로 이루어진 정류평활수단과, 상기 정류평활수단의 출력을 일정분압비로 분압하여 전압상태신호로서 상기 동기발생부(10)에 공급하기 위해 4개의 저항(R2-R5) 및 하나의 콘덴서(C3)로 이루어진 전압분압수단으로 구성됨을 특징으로 하는 이상고전압 방지회로.In a television having a cathode ray tube, a horizontal synchronizing signal for horizontal deflection by a synchronizing generator 10 for generating a horizontal vertical synchronizing synchronizing signal and a horizontal vertical synchronizing synchronizing signal supplied from the synchronizing generator 10. Amplification consisting of a transistor (Q1), diode (D1) and a capacitor (C1) to amplify the horizontal drive unit 20 and the horizontal deflection sawtooth signal output from the horizontal drive unit 20 at a constant amplification factor. Flyback consisting of the primary and secondary coils (L1, L2) and auxiliary coils (L3) to boost the output of the amplification unit (30) and the amplification unit (30) to a horizontal deflection coil of the cathode ray tube. A high voltage stability circuit 40 for stably supplying a bias bias high voltage B + to one of the transformer FBT and the primary coil L1 of the flyback transformer FBT, and an operating voltage Vcc. Partial pressure is applied to the synchronization generating unit 10 to supply a constant abnormal pneumatic detection standard A reference level setting means composed of a zener diode (ZD) resistor (R1) and a diode (D2) and a capacitor (C2) for rectifying and smoothing the sustain voltage induced on the auxiliary coil (L3) of the flyback transformer (FBT). Four resistors (R2-R5) and one capacitor (C3) for dividing the output of the rectifying smoothing means at a constant partial pressure ratio and supplying them to the synchronization generating unit 10 as voltage state signals. Abnormal high voltage prevention circuit, characterized in that consisting of a voltage divider.
KR2019890015206U 1989-10-18 1989-10-18 Abnormal votage protecting circuit KR950003228Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890015206U KR950003228Y1 (en) 1989-10-18 1989-10-18 Abnormal votage protecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890015206U KR950003228Y1 (en) 1989-10-18 1989-10-18 Abnormal votage protecting circuit

Publications (2)

Publication Number Publication Date
KR910008272U KR910008272U (en) 1991-05-31
KR950003228Y1 true KR950003228Y1 (en) 1995-04-24

Family

ID=19290922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890015206U KR950003228Y1 (en) 1989-10-18 1989-10-18 Abnormal votage protecting circuit

Country Status (1)

Country Link
KR (1) KR950003228Y1 (en)

Also Published As

Publication number Publication date
KR910008272U (en) 1991-05-31

Similar Documents

Publication Publication Date Title
US5796218A (en) High voltage stabilizing circuit
KR100340775B1 (en) Cathode Ray Tube Power Supply
KR950003228Y1 (en) Abnormal votage protecting circuit
US4525739A (en) Television receiver power supply regulation responding to beam current changes
US6282071B1 (en) Frequency dependent X-ray protection for a multimedia monitor
US5047698A (en) High voltage shutdown circuit
CA2039784C (en) Power supply for an electrode of a crt
US5894203A (en) Horizontal retrace time adjustment pulse generating circuit for a display device
US5952787A (en) Degaussing circuit employing filter for improved performance
JPS6017966Y2 (en) High pressure generation circuit
JPH03258081A (en) High voltage generating circuit for crt display tube
KR100322756B1 (en) X-ray protection circuit
JPH0218625Y2 (en)
CA1169977A (en) Regulation of the eht voltage of a crt
JPH0414914B2 (en)
JPH0613269U (en) Horizontal deflection circuit
KR0139549Y1 (en) X-ray protecting circuit
KR200327956Y1 (en) CRT display apparatus
JPH0374995B2 (en)
GB2325601A (en) Horizontal width regulation circuit for a CRT display
US6396171B1 (en) Circuit for stabilizing a high voltage
KR970006125Y1 (en) Circuit for restriction of high voltage
KR100261797B1 (en) Flat type crt
KR100239124B1 (en) Screen stabilizing circuit on generating over voltage
KR930000450Y1 (en) High voltage stabilization circuit for display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee