KR950002657B1 - Line supplement signal generation apparatus and method by using ttl of line memory - Google Patents

Line supplement signal generation apparatus and method by using ttl of line memory Download PDF

Info

Publication number
KR950002657B1
KR950002657B1 KR1019920004827A KR920004827A KR950002657B1 KR 950002657 B1 KR950002657 B1 KR 950002657B1 KR 1019920004827 A KR1019920004827 A KR 1019920004827A KR 920004827 A KR920004827 A KR 920004827A KR 950002657 B1 KR950002657 B1 KR 950002657B1
Authority
KR
South Korea
Prior art keywords
signal
memory
output
line
converter
Prior art date
Application number
KR1019920004827A
Other languages
Korean (ko)
Other versions
KR930020987A (en
Inventor
강권학
Original Assignee
대우전자주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자주식회사, 배순훈 filed Critical 대우전자주식회사
Priority to KR1019920004827A priority Critical patent/KR950002657B1/en
Publication of KR930020987A publication Critical patent/KR930020987A/en
Application granted granted Critical
Publication of KR950002657B1 publication Critical patent/KR950002657B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

The signal generator providing high quality television signal by generating the interpolation signal comprises an A/D converter(1) converting the video signal into the digital signal; an adder(4) adding the output of the A/D convertor(1) and a delay circuit(2); a latch means(3) holding the output of the delay circuit(2); a memory B(6) keeping the output of the adder(4); a memory A(5) keeping the output of the latch means(3); an invertor gate(7) generating the control signal for the memory B(6); a D/A converter(8) converting the digital signals kept in the memory A(5) and the memory B(6) into the video analog signal.

Description

라인 메모리와 TTL을 이용한 라인 보간신호 발생장치 및 방법Line interpolation signal generator and method using line memory and TTL

제1도는 본 발명의 전제 블럭도.1 is a whole block diagram of the present invention.

제2도는 본 발명의 보간신호 발생부.2 is an interpolation signal generator of the present invention.

본 발명은 TV의 영상신호에 있어서, 보다 더 생생한 영상을 재생하기 위한 라인(Line)간의 라인 보간신호 발생 장치 및 방법에 관한것이다.The present invention relates to an apparatus and method for generating line interpolation signals between lines for reproducing a more vivid image in a video signal of a TV.

여기서, 라인이란 TV에서 영상신호를 출력하는 단위라고 할 수 있으며 라인 보간신호란, 영상을 더욱 생생히 재생하기 위해 라인과 라인 사이에 하나의 라인신호를 더 출력하는 것으로써 결과적으로 2배의 속도가 된다.Here, a line is a unit that outputs a video signal from a TV, and a line interpolation signal outputs one line signal between a line and a line to reproduce a video more vividly, resulting in a double speed. do.

급속도로 발전하고 있는 TV수상기 분야는 급기야 HD TV(Hign Definition Television)에 까지 이르렀으나, 가격이 너무 높아 소비자에 이르기에는 어려운 상황이었으며 또한 소비자의 고화질 TV의 요구에 부응하여 보다 선명한 영상을 위해 라인을 보간한 2배속 신호의 TV가 출현하였다.The rapidly developing field of TV receivers has reached the definition of HD TV (Hign Definition Television), but the price was so high that it was difficult for the consumer to meet the demand of high definition TVs. An interpolated double speed signal TV has emerged.

그러나, 지금까지 국내의 설정은 대체로 원칩(one-chip) IC로 구성된 라인 보간신호 발생 장치를 수입에만 의존해 왔으며, 따라서 부품의 가격이 높아지게 된 요인이 되었다.However, up to now, the domestic setting has largely relied on imports of line interpolation signal generators, which consist of one-chip ICs, and therefore, the price of components has become high.

이에 본 발명의 라인 메모리와 TTL을 이용한 라인 보간 신호 발생 장치 및 방법의 목적은 상기의 문제점을 감안하여 간단하고 구하기 쉬운 TTL과 제공하고, 하술하게 될 방식에 의해 원신호와 원신호 사이에 보간 신호를 발생시겨 2배속 신호의 영상을 제공하고자 한다.Accordingly, an object of the apparatus and method for generating a line interpolation signal using the line memory and the TTL of the present invention is to provide a simple and easy-to-use TTL and an interpolation signal between the original signal and the original signal in a manner to be described below in view of the above problems. To generate an image of the double speed signal.

도면을 참고로 하여 설명하면 다음과 같다Referring to the drawings as follows.

제1도는 본 발명의 라인 메모리와 TTL을 이용한 라인 보간 신호 발생 장치는 아날로그 영상 신호를 디지탈 변화하는 A/D변환기(1)와, 상기 A/D변환기(1)로부터의 출력을 일정시간 지연하여 출력하는 지연부(2)와 상기 지연부(2)로부터의 출력을 래치하는 래치부(3)와, 상기 A/D변환기로부터의 출력과 상기 지연부(2)로부터의 출력을 입력으로 받아, 보간 신호를 발생시키는 가산부(4)와, 상기 래치부(3)로부터의 원신호를 일시저장하는 메모리 A(5)와, 상기 가산부(4)로부터의 보간신호를 일시 저장하는 메모리 B(6)와 상기 메모리 A(5)와 메모리 B(6)의 출력을 제어하는 리드인에이블() 단자 사이의 반전게이트(7)와, 상기 리드 인에이블()신호에 의해 출력된 원신호 또는 보간신호를 아날로그로 변환하여 출력하는 D/A변환기(8)로 구성되어진다.1 is a line interpolation signal generator using a line memory and a TTL of the present invention. The A / D converter 1 digitally converts an analog video signal, and delays the output from the A / D converter 1 by a predetermined time. A delay section 2 for outputting, a latch section 3 for latching the output from the delay section 2, an output from the A / D converter and an output from the delay section 2 as inputs, An adder 4 for generating an interpolation signal, a memory A 5 for temporarily storing an original signal from the latch unit 3, and a memory B for temporarily storing an interpolation signal from the adder 4 ( 6) and a lead enable for controlling outputs of the memory A (5) and the memory B (6) Inverting gate (7) between the terminals and the lead enable ( A D / A converter 8 converts an original signal or interpolation signal outputted by the < RTI ID = 0.0 >

제2도는 본 발명의 보간신호 발생부로써 보간신호 발생식인 [(1차 라인 신호+2차 라인신호)÷2]를 2진수의 성질을 이용하여 2개의 4비트 가산기로 이루어진 8비트 가산부(4)를 써서 실현하였다.2 is an 8-bit adder composed of two 4-bit adders using the property of binary data as an interpolation signal generator [(1st line signal + 2nd line signal) ÷ 2]. 4) is achieved.

즉, 8bit 가산기로 메모리를 이용한 지연부(2)로부터 출력된 1차 라인신호(가수)와 다음에 들어온 2차 라인신호(피가수)를 가산한 후 최하위 비트(I0)를 버리고, 출력 캐리(C2)를 최상위 비트로 취하여 보간신호를 발생한다.That is, after adding the primary line signal (singer) output from the delay unit 2 using the memory with an 8-bit adder and the next incoming second line signal (single number), the least significant bit (I 0 ) is discarded and the output carry ( C 2 ) is taken as the most significant bit to generate an interpolation signal.

예를들어 (0010 0100)의 1차 라인신호와 (0100 0010)의 2차 라인신호가 들어왔다고 가정하자.For example, assume that the primary line signal of (0010 0100) and the secondary line signal of (0100 0010) are input.

이므로, 위 식에서 보는 바와같이 보간신호 ①과 ②는 같게 된다.Therefore, as shown in the above equation, the interpolation signals ① and ② are the same.

본 발명의 라인 보간신호는 상기와 같이 하여 발생되며, 원신호 및 보간신호 출력 방법을 설명하면 다음과 같다.The line interpolation signal of the present invention is generated as described above, and the method of outputting the original signal and the interpolation signal is as follows.

1차 원신호는 리드 인에이블()신호가 하이일때, A/D변환기(1)→지연부(2)→래치부(3)→메모리A(5)→D/A변환기(8)를 거쳐 출력되고, 1차 보간신호는 리드 인에블()신호가 로우일때, A/D변환기(8)를 거쳐 출력된다. 상기와 같이 하여 계속되는 원신호 및 보간신호를 출력하게 된다.The primary raw signal is lead enable ( When the signal is high, it is output through the A / D converter (1) → delay unit (2) → latch unit (3) → memory A (5) → D / A converter (8), and the primary interpolation signal is read. Enable ( Signal is low, it is output via the A / D converter (8). The original signal and the interpolation signal continued as described above are output.

이상에서 설명한 바와 같이 TV의 라인 보간신호 발생장치를 TTL과 메모리를 사용하여 구성하고, 본 발명의 방법에 의하여 원신호 및 보간신호를 출력할 수 있게 하므로써, 지금까지 수입 의존도가 높던 품목을 간단하고 경제적인 방법으로 구현할 수 있고, 소비자의 욕구를 충족시킬 수 있는 고화질 TV의 영상을 재현할 수 있다.As described above, the line interpolation signal generator of the TV is configured using a TTL and a memory, and the original signal and the interpolation signal can be output by the method of the present invention. It can be implemented in an economical way, and can reproduce the image of a high-definition TV that can meet the needs of consumers.

Claims (2)

라인 영상신호를 입력으로 하여 디지탈 변환하여 출력하는 A/D변환기(1)와. 상기 A/D변환기(1)로부터 입력된 신호를 출력하는 지연부(2)와, 상기 A/D변환기(1)로부터의 출력과 상기 지연부(2)로부터의 출력을 가수와 피가수로 하여 가산하는 가산부(4)와, 상기 지연부(2)로부터의 출력을 래치하는 래치부(3)와, 상기 가산부(4)로부터의 출력을 일시 저장하는 메모리B(6)와, 상기 래치부(3)의 출력을 일시 저장하는 메모리 A(5)와, 상기 메모리 A(5)와 상기 메모리 B(6)의 출력을 제어하는 반전게이트(7)와, 상기 메모리 A(5) 또는 상기 메모리 B(6)의 디지탈 출력을 아날로그 변환하여 출력하는 D/A변환기(8)로 구성되어지는 것을 특징으로 하는 라인 메모리와 TTL을 이용한 라인 보간신호 발생장치.An A / D converter 1 for inputting a line video signal for digital conversion and outputting the same; A delay unit 2 for outputting a signal input from the A / D converter 1, and an output from the A / D converter 1 and an output from the delay unit 2 as the mantissa and the addee, and are added. An adder 4, a latch unit 3 for latching the output from the delay unit 2, a memory B 6 for temporarily storing the output from the adder 4, and the latch unit. Memory A (5) for temporarily storing the output of (3), the inverting gate (7) for controlling the output of the memory A (5) and the memory B (6), the memory A (5) or the memory A line interpolation signal generator using a line memory and a TTL, characterized by comprising a D / A converter (8) for converting and outputting the digital output of B (6). 라인 영상신호는 원신호와 보간신호로 구성되는 바, 원신호는 입력된 아날로그 신호를 A/D변환 후 지연하는 단계와, 상기 지연된 디지탈 신호를 래치하여 일시 저장하는 단계와, 상기 저장된 디지탈 신호를 출력제어신호에 따라 D/A변환하여 출력하는 단계로 이루어지며, 보간신호는 입력된 아날로그신호를 A/D변환하는 단계와, 상기 변환된 디지탈 신호와 상기 지연된 디지탈 신호를 가감산하여 보간신호를 발생하는 단계와, 상기 발생된 디지탈 신호를 출력제어신호에 따라 D/A변환하여 출력하는 단계로 구성되어지는 것을 특징으로 하는 라인메모리와 TTL을 이용한 보간신호 발생방법.The line image signal is composed of an original signal and an interpolation signal, and the original signal includes delaying an input analog signal after A / D conversion, latching and temporarily storing the delayed digital signal, and storing the stored digital signal. A D / A conversion is performed according to an output control signal, and the interpolation signal is subjected to A / D conversion of an input analog signal, and the subtracted digital signal is added to and subtracted from the converted digital signal and the delayed digital signal. And generating and converting the generated digital signal by D / A conversion according to an output control signal.
KR1019920004827A 1992-03-25 1992-03-25 Line supplement signal generation apparatus and method by using ttl of line memory KR950002657B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004827A KR950002657B1 (en) 1992-03-25 1992-03-25 Line supplement signal generation apparatus and method by using ttl of line memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004827A KR950002657B1 (en) 1992-03-25 1992-03-25 Line supplement signal generation apparatus and method by using ttl of line memory

Publications (2)

Publication Number Publication Date
KR930020987A KR930020987A (en) 1993-10-20
KR950002657B1 true KR950002657B1 (en) 1995-03-24

Family

ID=19330816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004827A KR950002657B1 (en) 1992-03-25 1992-03-25 Line supplement signal generation apparatus and method by using ttl of line memory

Country Status (1)

Country Link
KR (1) KR950002657B1 (en)

Also Published As

Publication number Publication date
KR930020987A (en) 1993-10-20

Similar Documents

Publication Publication Date Title
JPS6211978A (en) Image accentuating circuit
KR960015357B1 (en) Communication system of scrambling and descrambling for radio program signal
GB2235611A (en) Digital noise generator
GB2210531A (en) Signals inserted into blanking intervals control subsequent processing
EP0817482A3 (en) Scanning line converting circuit and interpolation coefficient generating circuit
GB2170080A (en) Digital audio synchronising system
US5243426A (en) Circuit for gamma correction of a digital video signal and having a memory for storing data defining a desired gamma correction characteristic
KR0185594B1 (en) Sampling rate converter
EP0166555B1 (en) Digital data reproducing system
KR950002657B1 (en) Line supplement signal generation apparatus and method by using ttl of line memory
GB2203012A (en) Differential pulse code modulation
KR930015877A (en) Line conversion method of video signal and its device
KR960005118B1 (en) Video signal processing system
US4365308A (en) Method for the time correction of a digital switching signal
FR2280274A1 (en) Picture transmission system - video signal in sender converted into binary data signal and reconverted in receiver
US6342923B1 (en) Video format converting apparatus
KR19980054467A (en) Decimation Filter
JPS5572252A (en) Mixing circuit for digital logarithmic value signal
JPH0247911B2 (en)
EP1178636A2 (en) Synchronous data transmission system
KR930003283B1 (en) Negative image transformer of digital tv
JPH11234540A (en) Video signal processing unit
JPS5824286A (en) Color television signal processor
JPH0728420B2 (en) Digital video mixing circuit
KR0126779B1 (en) Multi-screen processing system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee