KR950002321B1 - Grid voltage control circuit for monitor - Google Patents

Grid voltage control circuit for monitor Download PDF

Info

Publication number
KR950002321B1
KR950002321B1 KR1019920012538A KR920012538A KR950002321B1 KR 950002321 B1 KR950002321 B1 KR 950002321B1 KR 1019920012538 A KR1019920012538 A KR 1019920012538A KR 920012538 A KR920012538 A KR 920012538A KR 950002321 B1 KR950002321 B1 KR 950002321B1
Authority
KR
South Korea
Prior art keywords
voltage
grid
output
signal
unit
Prior art date
Application number
KR1019920012538A
Other languages
Korean (ko)
Other versions
KR940003316A (en
Inventor
정갑연
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019920012538A priority Critical patent/KR950002321B1/en
Publication of KR940003316A publication Critical patent/KR940003316A/en
Application granted granted Critical
Publication of KR950002321B1 publication Critical patent/KR950002321B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Details Of Television Scanning (AREA)

Abstract

The circuit for set-forming vertical and horizontal blanking signals in an exact wave form to remove the noises to control the DC level of a grid, includes a complex signal output circuit (60) for stabilizing the output signals (V1+V2+V3) of a vertical deflection unit (20) and the horizontal blanking signal (V6) of a flyback transformer (10) to a given level (V2) to invert and mix the vertical and horizontal blanking signals (V2,V6), a champ circuit (70) for clamping the mixed signal (V5) to a DC voltage (V4) to output a grid (90) voltage, a grid controller (80) for controlling the grid voltage according to the circuit (70) output, and a grid mute controller (30) for voltage-reducing the grid voltage to a negative voltage (-V).

Description

모니터의 그리드 전압 제어회로Monitor's Grid Voltage Control Circuit

제 1 도는 종래 모니터의 그리드 전압 제어회로도.1 is a grid voltage control circuit diagram of a conventional monitor.

제 2 도는 제 1 도에 있어서, 각부의 신호파형도.FIG. 2 is a signal waveform diagram of each part in FIG.

제 3 도는 본 발명 모니터의 그리드 전압 제어회로도.3 is a grid voltage control circuit diagram of the monitor of the present invention.

제 4 도는 제 3 도에 있어서, 각부의 신호파형도.4 is a signal waveform diagram of each part in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 10 : 플라이백트랜스 2, 20 : 수직편향부1, 10: flyback transformer 2, 20: vertical deflection

3, 62 : 신호합성스위칭부 4, 63 : 신호합성부3, 62: signal synthesis switch 4, 63: signal synthesis unit

5 : 영상출력회로 6, 90 : 그리드(G1)5: video output circuit 6, 90: grid (G 1 )

30 : 그리드뮤트제어부 31 : 뮤트신호발생부30: grid mute controller 31: mute signal generator

32 : 뮤트스위칭부 32 : 뮤트스위칭제어부32: mute switching unit 32: mute switching control unit

40 : 서브브라이트조정부 50 : 브라이트조정부40: sub bright adjustment unit 50: bright adjustment unit

60 : 합성신호출력부 61 : 파형정형부60: synthesized signal output unit 61: waveform shaping unit

70 : 클램프회로 80 : 그리드 제어부70: clamp circuit 80: grid control unit

81 : 직류전압증폭부 82 : 그리드전압조정부81: DC voltage amplifier 82: grid voltage adjustment unit

Q1, Q11,~Q18: 트랜지스터 ZD11, ZD12: 제너다이오드Q 1 , Q 11 , ~ Q 18 : Transistor ZD 11 , ZD 12 : Zener Diode

D1, D11~D15: 다이오드 C1, C11~C18: 콘덴서D 1 , D 11 to D 15 : Diode C 1 , C 11 to C 18 : Condenser

R1~R20: 저항 DY : 수직편향코일R 1 to R 20 : Resistance DY: Vertical deflection coil

본 발명의 모니터의 그리드 제어에 관한 것으로 특히, 수직블랭킹신호와 수평블랭킹신호를 정확한 파형으로 정형하여 노이즈를 제거하고 마이크로프로세서로 그리드의 직류레벨을 제어하는 모니터의 그리드 전압제어회로에 관한 것이다.The present invention relates to grid control of a monitor of the present invention, and more particularly, to a grid voltage control circuit of a monitor which removes noise by shaping a vertical blanking signal and a horizontal blanking signal into an accurate waveform and controls a DC level of the grid with a microprocessor.

제 1 도는 종래 모니터의 그리드 전압 제어회로도로서 이에 도시한 바와 같이, 수직주사용 톱니파 전류를 수직편향코일(DY)에 출력하여 CPT의 캐소드에서 방출되는 전자를 상하로 편향시키는 수직편향부(2)와, 전원을 입력받아 수평블랭킹신호를 출력하는 플라이백트랜스(1)와, 콘덴서(C1), 저항(R1) 및 다이오드(D1)(D2)로 구성되어 상기 수직편향부(2)의 출력(VB1)에서 수직블랭킹신호를 발생시켜 출력함과 아울러 상기 플라이백트랜스(1)의 수평블랭킹신호를 출력한 신호합성스위칭부(3)와, 트랜지스터(Q1)와 저항(R2)으로 구성되어 상기 신호합성스위칭부(3)의 수평블랭킹신호에 따라 스위칭되어 합성신호(S1)를 출력하는 신호합성부(4)와, 이 신호합성부(4)의 출력(S1)를 입력받아 비데오신호(V3)와 블랭킹신호(V4)를 합성하여 그리드(6)를 제어하는 영상출력회로(5)로 구성된 것으로, 이와같은 종래 회로의 동작과정을 제 2 도 각부의 신호파형도를 참조하여 설명하면 다음과 같다.FIG. 1 is a grid voltage control circuit diagram of a conventional monitor. As shown therein, a vertical deflection portion 2 which outputs vertical injection sawtooth currents to a vertical deflection coil DY to deflect electrons emitted from the cathode of the CPT up and down. And a flyback transformer (1) for receiving a power supply and outputting a horizontal blanking signal, and a capacitor (C 1 ), a resistor (R 1 ), and a diode (D 1 ) (D 2 ). The signal synthesis switching unit 3, which generates and outputs a vertical blanking signal at the output VB 1 , and outputs the horizontal blanking signal of the flyback transformer 1, the transistor Q 1 , and the resistor R 2) consists of the output of the signal combiner (4), the signal combiner (4) for switching the output a composite signal (S 1) in accordance with the horizontal blanking signal in the signal synthesis switching unit (3) (S 1 ) receiving the input synthesized video signal (V 3) and blanking signal (V 4) for controlling the grid (6) To consist of the output circuit 5, it will be described with reference to such a conventional circuit diagram of a second operation parts waveform the process of FIG follows.

먼저, 수직편향부(2)에서 수직주사용 톱니파 전류가 출력하면 CPT의 캐소드에서 방출되는 전자의 방향을 상·하로 변화시키는 수직편향코일(DY)에는 제 2 도a에 도시한 바와 같은 전압(V1+V2)이 발생하며, 전압이 입력된 플라이백트랜스(1)는 제 2 도b에 도시한 바와 같은 수평블랭킹신호(V5)를 신호합성스위칭부(3)의 다이오드(D2)를 통해 신호합성부(4)에 출력한다.First, when the vertical injection sawtooth current is output from the vertical deflection portion 2, the vertical deflection coil DY for changing the direction of electrons emitted from the cathode of the CPT up and down is applied to a voltage as shown in FIG. V 1 + V 2 ) is generated, and the flyback transformer 1 having a voltage inputted therein transmits the horizontal blanking signal V 5 as shown in FIG. 2B to the diode D 2 of the signal synthesis switching unit 3. And outputs to the signal synthesis unit (4) through.

이때, 신호합성스위칭부(3)는 수직편향부(2)의 출력(V1+V2)를 입력받아 콘덴서(C1)와 저항(R1)을 통해 커플링하여 전압강하시키고 다이오드(D1)를 통해 전압(V2)를 제거하여 수직블랭킹신호(V1)를 신호합성부(4)에 출력한다.At this time, the signal synthesis switching unit 3 receives the output (V 1 + V 2 ) of the vertical deflection unit 2, the voltage drop by coupling through the capacitor (C 1 ) and the resistor (R 1 ) and the diode (D). 1 , the voltage V 2 is removed and the vertical blanking signal V 1 is output to the signal synthesis unit 4.

따라서, 신호합성부(4)의 트랜지스터(Q1)는 신호합성스위칭부(3)의 수직·수평블랭킹신호(V1)·(V5)에 따라 턴온·턴오프하여 제 2 도c에 도시한 바와 같은 합성신호를 영상출력회로(5)에 출력한다.Accordingly, the transistor Q 1 of the signal synthesis section 4 is turned on and off in accordance with the vertical and horizontal blanking signals V 1 and V 5 of the signal synthesis switching section 3 and is shown in FIG. The synthesized signal as described above is output to the video output circuit 5.

이에따라, 영상출력회로(5)는 신호합성부(4)의 출력을 반전시킨 블랭킹신호(V4)와 비데오신호(B3)를 합성하여 그리드(6)의 전압을 제어하며, 상기 비데오신호(V3)가 없는 블랭킹기간동안은 그리드(6)의 전압을 낮춰줌으로써 화면에 캐소드의 전자를 1번 주사한 후 다음 주사를 위해 되돌아가는 리트레이스(Retrace)기간동안 리트레이스신호가 화면에 나타나지 않게 한다.Accordingly, the image output circuit 5 controls the voltage of the grid 6 by combining the blanking signal V 4 and the video signal B 3 inverting the output of the signal synthesizing unit 4 , and controlling the voltage of the grid 6. During the blanking period without V 3 ), the voltage of the grid 6 is lowered so that the electrons of the cathode are scanned once on the screen so that the retrace signal does not appear on the screen during the retrace period for the next scan. do.

그러나, 이와같은 종래 회로를 수직·수평블랭킹신호에 따라 트랜지스터 턴온·턴오프하여 합성한 신호로 그리드 전압을 제어함으로써 파형의 생성시간이 지연됨과 아울러 블랭킹신호가 비데오신호를 침범하여 비데오신호가 제거되는 경우가 발생하고, 블랭킹신호의 조정이 원활하지 않아 블랭킹레벨이 불안하여 화면이 불안정해지는 문제점이 있었다.However, by controlling the grid voltage with a signal synthesized by turning the transistors on and off according to the vertical and horizontal blanking signals, the waveform generation time is delayed, and the blanking signal invades the video signal, thereby eliminating the video signal. In some cases, the blanking signal is not smoothly adjusted, so that the blanking level is unstable and the screen is unstable.

본 발명은 이러한 문제점을 감안하여 수직블랭킹신호와 수평블랭킹신호에 의한 파형을 정확히 정형하여 펄스폭을 일정하게 유지하고 마이크로프로세서의 제어에 의해 직류전압으로 그리드 전압을 조정함과 아울러 화면의 불안정시 뮤트를 걸어주는 모니터의 그리드 전압 제어회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In view of the above problems, the present invention precisely shapes the waveforms of the vertical blanking signal and the horizontal blanking signal to maintain a constant pulse width, adjusts the grid voltage with a DC voltage under the control of a microprocessor, and mutes the screen instability. Invented a grid voltage control circuit of the monitor that hangs, described in detail with reference to the accompanying drawings as follows.

제 3 도는 본 발명 모니터의 그리드 전압 회로도로서 이에 도시한 바와 같이, 수평블랭킹신호(V6)를 출력하는 플라이백트랜스(10)와, 수직주사용 톱니파전류로 전자빔의방향을 상하로 변화시키는 수직편향부(20)와, 상기 플라이백트랜스(10)의 수평블랭킹신호(V6)와 상기 수직편향부(20)의 출력(V1+V2+V3)을 일정전압(V2)으로 변환한 수직블랭킹신호를 합성하여 출력하는 합성신호출력부(60)와, 이 합성 신호출력부(60)의 출력을 일정레벨의 직류전압으로 클램핑하여 그리드(90)의 전압을 조정하는 클램프회로(70)와, 모니터의 형광면 밝기를 조절하기 위해 마이크로프로세서(도면 미표시)의 제어에 따라 직류전압을 각각 출력하는 브라이트조정부(50)와, 서브브라이트조정부(40)와, 이 브라이트조정부(50)와 서브브라이트조정부(40)의 직류전압차에 따라 상기 클램프회로(70)의 출력을 조정하여 상기 그리드(90)의 전압을 제어하는 그리드제어부(80)와, 마이크로프로세서(도면 미표시)의 제어에 의해 상기 그리드(90)의 전압을 뮤트시키고 전원 온·오프시 스포트(Spot) 현상을 방지하는 그리드뮤트제어부(Q11), 다이오드(D11), 콘덴서(C11, C12) 및 저항(R1~R4)으로 구성하여 플라이백트랜스(10)의 수평블랭킹신호(V6)를 파형정형하여 반전시키는 파형정형부(61)와, 트랜지스터(Q14), 제너다이오드(ZD11,ZD12) 및 저항(R19,R20)으로 구성하여 수직편향부(20)의 출력(V1+V2+V3)을 일정레벨(V2)의 수직블랭킹신호로 출력하는 신호합성스위칭부(62)와, 트랜지스터(Q12,Q13), 다이오드(D12) 및 저항(R5)으로 구성하여 상기 신호합성스위칭부(62)의 출력과 파형정형부(61)의 출력과 파형정형부(61)의 출력에 따라 반전된 수직·수평블랭킹신호를 합성하는 신호합성부(63)로 구성하고, 상기 클램프회로(70)는 콘덴서(C13), 다이오드(D13) 및 저항(R16)으로 구성하며, 상기 그리드제어부(80)는 트랜지스터(Q15)(Q16), 저항(R7~R12) 및 콘덴서(C14)(C15)로 구성하여 서브브라이트조정부(40)와 브라이트조정부(50)의 출력차에 따라 전류전압을 증폭하는 직류전압증폭부(81)와, 트랜지스터(Q17), 콘덴서(C16) 및 저항(R17,R18)으로 구성하여 상기 직류전압증폭부(81)의 출력에 따라 클램프회로(70)의 출력을 조정하는 그리드전압조정부(82)로 구성된다.3 is a grid voltage circuit diagram of the monitor of the present invention, as shown therein, a flyback transformer 10 for outputting a horizontal blanking signal V 6 , and a vertical for changing the direction of the electron beam by vertical injection sawtooth current. The deflection unit 20, the horizontal blanking signal V 6 of the flyback transformer 10, and the output V 1 + V 2 + V 3 of the vertical deflection unit 20 to a constant voltage V 2 . A combined signal output unit 60 for synthesizing and converting the converted vertical blanking signals, and a clamp circuit for adjusting the voltage of the grid 90 by clamping the output of the combined signal output unit 60 to a predetermined level of DC voltage ( 70), a bright adjustment unit 50 for outputting a DC voltage under the control of a microprocessor (not shown) to adjust the brightness of the fluorescent screen of the monitor, a sub bright adjustment unit 40, and the bright adjustment unit 50; According to the DC voltage difference of the sub-bright adjustment unit 40 The grid controller 80 controls the voltage of the grid 90 by adjusting the output of the clamp circuit 70, and the voltage of the grid 90 is muted by the control of a microprocessor (not shown). The flyback transformer 10 is composed of a grid mute control unit Q 11 , a diode D 11 , a capacitor C 11 , C 12 , and a resistor R 1 to R 4 to prevent a spot phenomenon when turned off. The vertical blanking signal V 6 by waveform shaping and inverting the waveform blanking signal V 6 , transistor Q14, zener diodes ZD 11 , ZD 12 , and resistors R 19 , R 20 . A signal synthesis switching unit 62 for outputting the output (V 1 + V 2 + V 3 ) of the unit 20 as a vertical blanking signal of a predetermined level (V 2 ), the transistors Q 12 , Q 13 , and a diode ( D 12) and a resistor (R 5) configured by the signal synthesizing inverted vertically in accordance with the output of the switching unit 62 outputs the waveform shaping unit 61 outputs the waveform shaping unit (61 of a), Consists of a signal combination unit 63 for combining the horizontal blanking signal, and the clamp circuit 70 includes a capacitor (C 13), diode (D 13) and constitutes a resistance (R 16), the grid control unit 80 Is composed of transistors Q 15 (Q 16 ), resistors R 7 -R 12 , and capacitors C 14 (C 15 ), and the current depends on the output difference between the sub-bright adjustment unit 40 and the bright adjustment unit 50. DC voltage amplifier 81 which amplifies the voltage, transistor Q 17 , capacitor C 16 and resistors R 17 and R 18 , the clamp circuit according to the output of the DC voltage amplifier 81 It consists of a grid voltage adjusting unit 82 for adjusting the output of the 70.

상기 그리드퓨트제어부(30)는 마이크로프로세서(도면 미표시)의 제어에 따라 전원온시 또는 모니터모드 변환시 고전위의 뮤트신호를 출력하는 뮤트신호발생부(31)와, 트랜지스터(Q18), 다이오드(D18) 및 저항(R13~R15)으로 구성하여 상기 뮤트신호발생부(31)의 출력에 따라 그리드(90)의 전압을 제어하는 뮤트스위칭부(32)와, 다이오드(D15)와 콘덴서(C17, C18)로 구성하여 상기 뮤트스위칭부(32)의 트랜지스터(Q18) 턴온시 그리드(90)의 전압을 인가전압(-V)의 레벨로 감압하는 레벨감압부(33)로 구성한다.The grid fute controller 30 includes a mute signal generator 31 for outputting a mute signal of high potential when the power is turned on or when the monitor mode is switched under the control of a microprocessor (not shown), a transistor Q 18 , and a diode ( D 18 ) and a resistor R 13 to R 15 to control the voltage of the grid 90 according to the output of the mute signal generator 31, a mute switching unit 32, and a diode D 15 . Level reducing section 33 composed of condensers C 17 and C 18 to reduce the voltage of grid 90 to the level of applied voltage (-V) at turn-on of transistor Q 18 of mute switching section 32. It consists of.

상기 다이오드(D12)는 트랜지스터(Q12),(Q13) 보호용이고, 콘덴서(C16),(C17)는 노이즈 제거용이다.The diode D 12 is for protecting the transistors Q 12 and Q 13 , and the capacitors C 16 and C 17 are for removing noise.

상기 트랜지스터(Q15),(Q17)은 차동증폭기이다.The transistors Q 15 and Q 17 are differential amplifiers.

이와같이 구성한 본 발명 모니터의 그리드 전압 제어회로의 작용 및 효과를 제 4 도 각부의 파형도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the grid voltage control circuit of the monitor according to the present invention configured as described above will be described in detail with reference to the waveform diagram of FIG. 4.

먼저, 플라이백트랜스(10)에서 제 4 도b에 도시한 바와같은 수평블랭킹신호(V6)가 합성신호출력부(60)에 출력하면 파형정형부(61)의 콘덴서(C11),(C12)와 저항(R1)으로 스피드업시켜 파형정형하고 다이오드(D11)를 통해 노이즈와 부전압을 차단한 전압을 트랜지스터(Q11)의 베이스에 입력시켜 제 4 도b의 파형을 반전시켜 출력하고, 수직편향부(20)에서 제 4 도 a에 도시한 바와 같은 신호(V1+V2+V3)가 신호합성스위치부(62)에 출력하면 제너다이오드(ZD11)는 전압(V3)을 차단하고 제너다이오드(ZD12)에 전압(V1)을 차단하여 전압(V2)이 트랜지스터(Q14)의 베이스에 출력한다.First, when the flyback transformer 10 outputs the horizontal blanking signal V 6 as shown in FIG. 4B to the composite signal output unit 60, the capacitor C 11 of the waveform shaping unit 61, ( C 12) and a resistor (R 1) to the speed-up to the waveform shaping, and a diode (to input the voltage of blocking the noise in the negative voltage via the D 11) to the base of the transistor (Q 11) inverting the waveform of FIG. 4 b When the signal V 1 + V 2 + V 3 as shown in FIG. 4A is output from the vertical deflection unit 20 to the signal synthesis switch unit 62, the zener diode ZD 11 is supplied with a voltage. The voltage V 2 is output to the base of the transistor Q 14 by blocking (V 3 ) and cutting off the voltage (V 1 ) to the zener diode (ZD 12 ).

이때, 파형정형부(61)와 신호합성스위칭부(62)의 출력에 의해 제 4 도c에 도시한 바와 같은 신호(V5)를 입력받아 신호합성부(63)의 에미터 팔로우인 트랜지스터(Q12),(Q13)가 턴온·턴오프하여 반전된 수직블랭킹신호와 수평블랭킹신호를 합성하여 출력한다.At this time, the signal V 5 as shown in FIG. 4C is input by the output of the waveform shaping unit 61 and the signal synthesis switching unit 62, and the transistor which is an emitter follower of the signal synthesis unit 63 ( Q 12 ) and (Q 13 ) turn on and off to synthesize the inverted vertical blanking signal and the horizontal blanking signal.

따라서, 신호합성부(63)의 수직·수평블랭킹신호를 입력받은 클램프회로(70)는 콘덴서(C13)로 커플링하고 다이오드(D1)를 통해 직류전압에 클램프시켜 제 4 도c에 도시한 바와 같은 신호(V4+V5)를 그리드(90)에 출력하여 전자빔의 흐름을 제어한다.Therefore, the clamp circuit 70 receiving the vertical and horizontal blanking signals of the signal synthesis unit 63 is coupled to the capacitor C 13 and clamped to the DC voltage through the diode D 1, as shown in FIG. 4C. The signal V 4 + V 5 as described above is output to the grid 90 to control the flow of the electron beam.

또한 모니터 형광면의 밝기를 조정하기 위해 마이크로프로세서(도면 미표시)의 제어에 따라 서브브라이트조정부(40)와 브라이트조정부(50)는 직류전압을 그리드제어부(80)의 직류전압증폭부(81)에 출력한다.In addition, the sub bright adjustment unit 40 and the bright adjustment unit 50 output the DC voltage to the DC voltage amplifier 81 of the grid control unit 80 under the control of a microprocessor (not shown) to adjust the brightness of the monitor fluorescent screen. do.

이때, 직류전압증폭부(81)는 서브브라이트조정부(40)의 직류전압을 트랜지스터(Q15)의 베이스에 입력받고 브라이트조정부(50)의 직류전압을 트랜지스터(Q16)의 베이스에 입력받아 상기 트랜지스터(Q15),(Q16)의 베이스전압차에 따라 전압(+V)(-V)의 범위에서 직류전압을 미세하게 증폭하여 그리드전압조정부(82)에 출력한다.At this time, the DC voltage amplifier 81 receives the DC voltage of the sub bright adjustment unit 40 to the base of the transistor Q 15 and receives the DC voltage of the bright adjustment unit 50 to the base of the transistor Q 16 . The DC voltage is finely amplified in the range of the voltage (+ V) (-V) according to the base voltage difference between the transistors Q 15 and Q 16 and output to the grid voltage adjusting unit 82.

따라서, 직류전압증폭부(81)의 출력을 입력받은 그리드전압조정부(82)의 트랜지스터(Q17)가 턴온하여 전압(+V)의 클램프회로(70)의 저항(R16), 다이오드(D13)를 통해 상기 트랜지스터(Q17)의 콜렉터와 에미터로 흐르도록 루프를 형성함으로써 상기 트랜지스터(Q17)의 콜렉터와 에미터의 드롭전압(VCE)에 따라 제 4 도c에 도시한 클램프회로(70)의 직류전압(V4)의 레벨을 조정하여 그리드(90)의 직류전압레벨을 조정한다.Accordingly, the transistor Q 17 of the grid voltage adjusting unit 82, which receives the output of the DC voltage amplifier 81, is turned on so that the resistor R 16 and the diode D of the clamp circuit 70 having the voltage (+ V) turn on. by forming the loop to flow into the collector and emitter of said transistor (Q 17) through 13) in accordance with the voltage drop (V CE) of the collector and the emitter of the transistor (Q 17), the fourth view showing the clamp in c The DC voltage level of the grid 90 is adjusted by adjusting the level of the DC voltage V 4 of the circuit 70.

즉, 마이크로프로세서(도면 미표시)의 제어에 따라 클램프회로(70)의 직류전압(V4)의 레벨을 조정함으로써 모니터의 형광면 밝기를 조정한다. 이때, 그리드전압조정부(82)의 저항(R6)은 저항값이 매우 큰 저항으로 상기 클램프회로(70)의 다이오드(D13)를 통한 전압을 직류전압증폭부(40)의 트랜지스터(Q15)의 베이스에 궤환시키는 온도보상용이다.That is, the fluorescent screen brightness of the monitor is adjusted by adjusting the level of the DC voltage V 4 of the clamp circuit 70 under the control of the microprocessor (not shown). In this case, the resistor R 6 of the grid voltage adjusting unit 82 is a resistor having a very large resistance value, and the transistor Q 15 of the DC voltage amplifier 40 converts the voltage through the diode D 13 of the clamp circuit 70. It is for temperature compensation to feed back to the base.

한편, 모니터는 전원을 온시키는 초기시점이나 모니터의 모드를 변환시키는 순간에 모니터화면이 불안하므로 마이크로프로세서(도면 미표시)의 제어에 따라 그리드뮤트제어부(30)는 그리드(90)의 전압을 부전압(-V)으로 감압하여 화면이 나타나지 않도록 한다.On the other hand, since the monitor screen is unstable at the initial time of turning on the power or at the time of changing the mode of the monitor, the grid mute controller 30 negatively applies the voltage of the grid 90 under the control of a microprocessor (not shown). Depressurize (-V) so that the screen does not appear.

즉, 마이크로프로세서(도면 미표시)의 제어에 의해 뮤트신호발생부(31)에서 일정시간(수 mS) 동안 고전위의 뮤트신호가 발생하면 뮤트 스위칭부(32)의 트랜지스터(Q18)가 턴온하여 클램프회로(70)에서 입력된 그리드(90)의 전압을 다이오드(D14)와 저항(R15)를 통해 레벨감압부(33)에 접속함으로써 부전압(-V)의 레벨까지 감압하여 모니터의 화면은 일정시간(수 mS) 동안 표시되지 않아 불안한 상태의 화면을 제거시킨다.That is, when a high potential mute signal is generated for a predetermined time (a few mS) in the mute signal generator 31 under the control of a microprocessor (not shown), the transistor Q 18 of the mute switching unit 32 is turned on. The voltage of the grid 90 input from the clamp circuit 70 is connected to the level reducing unit 33 through the diode D 14 and the resistor R 15 to reduce the voltage to the level of the negative voltage (-V), thereby reducing the voltage of the monitor. The screen is not displayed for a certain period of time (several mS) to remove the screen of an unstable state.

또한 모니터의 사용이 완료되어 전원을 오프시키면 뮤트신호발생부(31)는 일정시간(수 mS)동안 고전위의 뮤트신호를 출력하여 뮤트스위칭부(32의 트랜지스터(Q18)를 턴온시킴으로써 그리드(90)의 전압을 부전압(-V)으로 하여 모니터화면이 밝아지는 스포트(Spot) 현상을 방지하고 상기 레벨감압부(33)의 콘덴서(C18)에 충전된 전압을 방전시킨다.In addition, when the monitor is used and the power is turned off, the mute signal generator 31 outputs a high potential mute signal for a predetermined time (several mS) to turn on the mute switching unit 32 transistor Q 18 to turn on the grid ( A voltage of 90 is set to a negative voltage (-V) to prevent a spot that brightens the monitor screen and discharges the voltage charged in the capacitor C 18 of the level reducing unit 33.

상기에서 상세히 설명한 바와 같이 모니터의 그리드 전압 제어회로는 수평블랭킹신호를 스피드업시켜 파형정형하고 수직블랭킹신호를 일정레벨로 정형함으로써 그리드(G1)의 전압파형을 정확히 정형하여 노이즈를 제거하고 마이크로프로세서의 제어에 의한 직류전압으로 그리드(G1)의 전압레벨을 조정하며 모니터모드 변환시 또는 전원오프시 뮤트 신호를 발생시켜 스포트(Spot) 현상을 방지하여 화면이 항상 안정된 상태를 유지하도록 하는 효과가 있다.As described in detail above, the grid voltage control circuit of the monitor speeds up the horizontal blanking signal to shape the waveform and shapes the vertical blanking signal to a constant level to accurately shape the voltage waveform of the grid G 1 to remove noise and to remove the microprocessor. The voltage level of the grid (G 1 ) is controlled by the DC voltage controlled by the control and the mute signal is generated when the monitor mode is switched or when the power is turned off. This prevents spot phenomenon and keeps the screen always stable. .

Claims (11)

플라이백트랜스(10)의 수평블랭킹신호(V6)와 수직편향부(20)의 출력(V1+V2+V3)을 일정레벨(V2)로 안정화시켜 수직블랭킹신호로 정형하여 상기 수평블랭킹신호(V6)와 수직블랭킹신호(V2)를 반전시켜 합성하는 합성신호출력부(60)와, 이 합성신호출력부(60)의 합성신호(V5)를 직류전압(V4)으로 클램핑하여 그리드(90)의 전압으로 출력하는 클램프회로(70)와, 서브브라이트조정부(40)와 브라이트조정부(50)의 직류전압차를 증폭하여 상기 클램프회로(70)의 출력을 조정함으로써 상기 그리드(90)의 전압을 제어하는 그리드제어부(80)와, 모니터모드변환시 또는 전원 온·오프시 일정시간동안 뮤트신호를 발생시켜 상기 그리드(90)의 전압을 부전압(-V)으로 감압하는 그리드뮤터제어부(30)로 구성한 것을 특징으로 하는 모니터의 그리드 전압제어회로.The horizontal blanking signal V 6 of the flyback transformer 10 and the output V 1 + V 2 + V 3 of the vertical deflection unit 20 are stabilized at a predetermined level (V 2 ) to be shaped as a vertical blanking signal to form the above. The synthesized signal output unit 60 for inverting and combining the horizontal blanking signal V 6 and the vertical blanking signal V 2 , and the synthesized signal V 5 of the synthesized signal output unit 60 are connected to a DC voltage V 4. By amplifying the voltage difference between the clamp circuit 70 and the sub-brightness adjusting unit 40 and the bright adjusting unit 50 by clamping the clamp circuit 70 to output the voltage of the grid 90 to adjust the output of the clamp circuit 70. The grid control unit 80 for controlling the voltage of the grid 90 and a mute signal are generated for a predetermined time when the monitor mode is switched or when the power is turned on or off, thereby reducing the voltage of the grid 90 to a negative voltage (-V). Grid voltage control circuit of the monitor, characterized in that consisting of a grid muter control unit (30). 제 1 항에 있어서, 합성신호출력부(60)는 플라이백트랜스(10)의 수평블랭킹신호(V6)를 스피드업시켜 파형정형하고 반전시키는 파형정형부(61)와, 수직편향부(20)의 출력(V1+V2+V3)에서 전압(V1),(V3)을 제거하여 수직블랭킹신호인 전압(V2)을 생성하여 반전시키는 신호합성 스위칭부(62)와, 상기 파형정형부(61)와 신호합성스위칭부(62)의 출력에 따라 합성신호(V5)를 출력하는 신호합성부(63)로 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.First, a composite signal output unit 60 includes flyback and trans-10, a horizontal blanking signal (V 6) the speed-up by the waveform shaping unit 61 to waveform shaping and inversion of the vertical deflection portion (20 according to one of the preceding claims ) output (V 1 + V 2 + V 3) at a voltage (V 1), (V 3) to remove the signal synthesis switching portion (62 to reverse to produce a vertical blanking signal is a voltage (V 2) a) with, And a signal synthesizing unit (63) for outputting a combined signal (V 5 ) according to the output of the waveform shaping unit (61) and the signal synthesizing switching unit (62). 제 2 항에 있어서, 파형정형부(61)는 플라이백트랜스(10)의 출력(V6)를 콘덴서(C11),(C12)가 각기 병렬접속된 저항(R1), 다이오드(D11)를 통해 에미터가 접지저항(R4)에 접속된 트랜지스터(Q11)의 베이스에 접속하여 그 접속점을 저항(R2)을 통해 접지하고, 상기 트랜지스터(Q11)의 콜렉터를 일측이 정전압(+V)에 접속된 저항(R3)의 타측에 접속하여 그 접속점을 출력으로 하여 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.The waveform shaping unit 61 is a resistor (R 1 ), a diode (D) connected in parallel to the output (V 6 ) of the flyback transformer 10, the capacitor (C 11 ), (C 12 ), respectively. 11 ) the emitter is connected to the base of the transistor Q 11 connected to the ground resistor R 4 , and the connection point is grounded through the resistor R 2 , and one side of the collector of the transistor Q 11 is connected. A grid voltage control circuit for a monitor, characterized in that it is connected to the other side of a resistor (R 3 ) connected to a constant voltage (+ V) and its connection point is output. 제 2 항에 있어서, 신호합성스위칭부(62)는 수직편향부(20)의 출력(V1+V2+V3)을 직렬접속된 저항(R19), 제너다이오드(ZD11) 및 저항(R20)을 통해 제너다이오드(ZD11)와 저항(R20)의 접속점을 제너다이오드(ZD12)를 통해 접지하고 상기 트랜지스터(Q14)의 콜렉터를 출력으로 하여 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.3. The signal synthesizing switch 62 according to claim 2, wherein the signal synthesizing switch 62 includes a resistor R 19 , a zener diode ZD 11 and a resistor connected in series with the output V 1 + V 2 + V 3 of the vertical deflection unit 20. (R 20) via grounded through a zener diode (ZD 12) to the connection point of the zener diode (ZD 11) and a resistor (R 20) and a monitor, characterized in that constituted by the collector of the transistor (Q 14) to the output Grid voltage control circuit. 제 2 항에 있어서, 상기 신호합성부(63)는 파형정형부(61)와 신호합성스위칭부(62)의 출력을 콜렉터가 일측이 정전압(+V)에 접속된 저항(R5)의 타측에 접속된 트랜지스터(Q12)와 콜렉터가 접지된 트랜지스터(Q13)의 베이스에 공통접속하고 상기 트랜지스터(Q12),Q13)의 에미터를 공통 접속하여 그 접속점을 출력으로 하여 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.3. The signal synthesizing unit (63) according to claim 2, wherein the collector of the waveform shaping unit (61) and the signal synthesizing switch (62) has one side connected to a constant voltage (+ V) on the other side of the resistor (R 5 ). that the transistor (Q 12) and the collector connected in common to the base of the grounding transistor (Q 13) connected to and in common connected to the emitter of said transistor (Q 12), Q 13) is configured by the connection point thereof with the output characteristics Grid voltage control circuit of the monitor. 제 1 항에 있어서, 클램프회로(70)는 합성신호출력부(60)의 출력이 비반전단자(+)에 접속된 콘덴서(C13)의 반전단자(-)를 일측이 정전압(+V)에 접속된 저항(R16)의 타측에 접속하여, 그 접속점을 그리드(90)에 접속함과 아울러 다이오드(D13)을 통해 그리드제어부(80)에 접속하여 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어 회로.The clamp circuit 70 of claim 1, wherein one side of the inverting terminal (-) of the capacitor (C 13 ) whose output of the composite signal output unit 60 is connected to the non-inverting terminal (+). Grid voltage of the monitor, characterized in that it is connected to the other side of the resistor (R 16 ) connected to and connected to the grid (90) and to the grid control unit (80) through a diode (D 13 ). Control circuit. 제 1 항에 있어서, 그리드뮤트제어부(30)는 마이크로프로세서(도면 미표시)의 제어에 따라 뮤트신호를 출력하는 뮤트신호발생부(31), 이 뮤트신호발생부(31)의 출력레벨에 따라 그리드(90)의 전압을 제어하는 뮤트스위칭부(32)와, 이 뮤트스위칭부(32)를 통해 상기 그라드(90)의 전압을 부전압(-V)으로 감압하는 레벨감압부(33)로 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.2. The grid mute control unit 30 according to claim 1, wherein the grid mute control unit 30 outputs a mute signal under the control of a microprocessor (not shown), and the grid according to the output level of the mute signal generator 31. And a mute switching section 32 for controlling the voltage of 90 and a level reducing section 33 for reducing the voltage of the grading 90 to negative voltage (-V) through the muting switching section 32. Grid voltage control circuit of the monitor, characterized in that. 제 7 항에 있어서, 뮤트스위칭부(32)는 클램프회로(70)의 출력이 다이오드(D14)를 통해 콜렉터에 접속된 트랜지스터(Q18)의 베이스에 저항(R13)을 통해 뮤트신호발생부(31)의 출력을 접속하고 상기 트랜지스터(Q18)의 에미터를 저항(R14)를 통해 베이스에 접속함과 아울러 저항(R15)를 통해 레벨감압부(33)와 그리드제어부(80)에 접속하여 구성한 것을 특징으로 하는 모니터의 그리드 전압 제어회로.The method of claim 7, wherein the mute switch section 32 is the output of the clamping circuit 70, diode mute signal is generated via a resistor (R 13) to the base of the transistor (Q 18) connected to the collector through (D 14) section 31 connected to the output and the emitter of said transistor (Q 18), resistor (R 14) also connected to the base through the well resistance (R 15) level reducing section 33 and the grid controller (80 through a A grid voltage control circuit for a monitor, characterized in that it is configured to 제 1 항에 있어서, 그리드제어부(80)는 마이크로프로세서(도면 미표시)의 제어에 따른 서브브라이트조정부(40)와 브라이트조정부(50)의 직류전압차를 증폭하여 출력하는 직류전압증폭부(81)와, 이 직류전압 증폭부(81)의 출력에 따라 클램프회로(70)의 출력을 제어하여 그리드(90)의 전압을 조정하는 그리드전압조정부(82)로 구성한 것을 특징으로 하는 모니터 그리드 전압 제어회로.The DC voltage amplifier 81 according to claim 1, wherein the grid controller 80 amplifies and outputs a DC voltage difference between the sub bright adjustment unit 40 and the bright adjustment unit 50 under the control of a microprocessor (not shown). And a grid voltage adjusting unit 82 which controls the output of the clamp circuit 70 according to the output of the DC voltage amplifier 81 to adjust the voltage of the grid 90. . 제 9 항에 있어서, 직류전압증폭부(81)는 에미터가 공통 접속된 트랜지스터(Q15),(Q16)로 차동증폭기를 구성하여 상기 트랜지스터(Q16)의 콜렉터를 출력으로 하여 구성한 것을 특징으로 하는 모니터의 그리드전압 제어회로.10. The DC voltage amplifier 81 constitutes a differential amplifier composed of transistors Q 15 and Q 16 having emitters commonly connected to each other, and outputs a collector of the transistor Q 16 as an output. A grid voltage control circuit of a monitor characterized by the above-mentioned. 제 9 항에 있어서, 그리드전압조정부(81)는 직류전압증폭부(81)의 출력에 따라 턴온량을 조정하여 클램프회로(70)의 직류레벨(V4)을 조정하는 트랜지스터(Q17)로 구성한 것을 특징으로 하는 모니터의 그리드전압 제어회로.The method of claim 9, wherein a DC level (V 4) transistor (Q 17) to adjust the grid voltage adjustment section 81 is a direct current voltage amplification section 81 adjusts the turn onryang to clamp circuit 70 according to the output of Grid voltage control circuit of the monitor, characterized in that the configuration.
KR1019920012538A 1992-07-14 1992-07-14 Grid voltage control circuit for monitor KR950002321B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920012538A KR950002321B1 (en) 1992-07-14 1992-07-14 Grid voltage control circuit for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920012538A KR950002321B1 (en) 1992-07-14 1992-07-14 Grid voltage control circuit for monitor

Publications (2)

Publication Number Publication Date
KR940003316A KR940003316A (en) 1994-02-21
KR950002321B1 true KR950002321B1 (en) 1995-03-16

Family

ID=19336322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012538A KR950002321B1 (en) 1992-07-14 1992-07-14 Grid voltage control circuit for monitor

Country Status (1)

Country Link
KR (1) KR950002321B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102155968B (en) 2011-03-08 2012-02-22 陈益华 Electromagnetic pushing-beating-type object-detecting device

Also Published As

Publication number Publication date
KR940003316A (en) 1994-02-21

Similar Documents

Publication Publication Date Title
JPH04227375A (en) Raster size regulator
US4442458A (en) CRT Video drive circuit with beam current stabilization
KR950002321B1 (en) Grid voltage control circuit for monitor
US6300731B1 (en) Dynamic focus voltage amplitude controller
KR100273486B1 (en) Simple dynamic focus circuit having saw wave generating circuit
US4105933A (en) Vertical deflection circuit
US6278246B1 (en) Dynamic focus voltage amplitude controller and high frequency compensation
JPH01302967A (en) High voltage stabilization circuit
US4965495A (en) Parabolic voltage generating circuit
US7184099B1 (en) Controllable signal baseline and frequency emphasis circuit
KR970031777A (en) Screen width correction circuit
US3970896A (en) Vertical deflection circuit
KR100599143B1 (en) Blanked dynamic focus power supply transient elimination
US6580232B2 (en) Dynamic focus voltage amplitude controller
KR200184826Y1 (en) Dynamic focus circuit of monitor
KR940001624Y1 (en) Video signal output circuit
KR950000826Y1 (en) Blanking and spot killer circuit
KR0137063Y1 (en) Pincushion distortion correcting circuit fo display apparatus
KR100228387B1 (en) Tilt correction circuit using saw wave
KR0116661Y1 (en) A circuit for correcting mis-convergence
KR200158594Y1 (en) Image correction circuit of local distortion image using micom
KR910002953Y1 (en) Vertical picture compensation circuit for monitor
KR0142764B1 (en) High voltage stabilization circuit
KR800000935B1 (en) Set-up arrangement for a color television receiver
KR960015834B1 (en) Corresting circuit of multi screen television

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee