KR950002210B1 - Method of mounting a semiconductor chip - Google Patents
Method of mounting a semiconductor chip Download PDFInfo
- Publication number
- KR950002210B1 KR950002210B1 KR1019920012985A KR920012985A KR950002210B1 KR 950002210 B1 KR950002210 B1 KR 950002210B1 KR 1019920012985 A KR1019920012985 A KR 1019920012985A KR 920012985 A KR920012985 A KR 920012985A KR 950002210 B1 KR950002210 B1 KR 950002210B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- chips
- layer
- mounting
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Abstract
Description
제 1 도 a는 본 발명에 따라서 칩들을 스택형으로 실장하는 방법을 설명하는 조립도.1 is an assembly view illustrating a method of mounting chips in a stack according to the present invention.
제 1 도 b는 본 발명에 따라서 칩들을 스택형으로 실장된 상태의 단면도.1 is a cross-sectional view of a state in which chips are mounted in a stack according to the present invention.
제 1 도 c는 본 발명에 따라서 칩들을 스택형으로 실장된 상태를 위해서 본 도면.1 is a view of a chip mounted in a stack according to the present invention.
제 2 도는 칩 실장시 사용되는 연결 수단으로서의 빔-리드에 대한 구조를 나타낸 단면 구조도.2 is a cross-sectional structural view showing a structure of a beam-lead as a connecting means used in chip mounting.
제 3 도는 본 발명에 따라서 복수의 층으로 칩들이 연이어 적층된 상태를 나타낸 단면도이다.3 is a cross-sectional view illustrating a state in which chips are successively stacked in a plurality of layers according to the present invention.
본 발명은 인쇄 회로 기판과 같은 플레이트 위에 칩들을 실장하는 칩 실장 방법에 관한 것으로, 특히 적층형(stack)으로 칩들을 실장하는 방법에 관한 것이다.The present invention relates to a chip mounting method for mounting chips on a plate such as a printed circuit board, and more particularly to a method for mounting chips in a stack.
반도체 집적회로는 웨이퍼 공정으로부터 만들어지고 각 칩은 분리되어 패키지화 된다. 고유의 동작 기능을 갖는 IC칩 인쇄회로 기판이나 모듈에서 통상 2차원적으로 배열되어 각 단자간 적정한 연결을 행하므로써 하나의 전자장치를 형성하게 된다. 그러나 실장 밀도를 높이고 보다 컴팩트하게 실장하기 위해서 스택형으로 칩을 실장하여 하나의 전자 장치를 형성하는 예가 있다. 실장 면적의 감소와 실장 면적의 증가 측면에서 이러한 스택형의 실장의 경우 칩을 같은 방향으로 연속하여 실장시켜 두고 각 칩으로부터 도출된 외부단자를 복수로 연결하거나, 또는 두개의 칩을 마주보게 실장하는 소위 미러칩(mirror chip)에 의한 실장 방식이 있다.Semiconductor integrated circuits are made from wafer processes and each chip is packaged separately. In an IC chip printed circuit board or module having a unique operating function, two-dimensional arrangements are usually performed to form an electronic device by appropriately connecting each terminal. However, in order to increase the mounting density and to mount more compactly, there is an example of forming a single electronic device by mounting chips in a stack type. In the case of reducing the mounting area and increasing the mounting area, such a stack type mounting chip is continuously mounted in the same direction, and a plurality of external terminals derived from each chip are connected, or two chips face each other. There is a mounting method by a so-called mirror chip.
그러나 이러한 경우 미러칩이 반드시 있어야 한다는 것, 2개씩의 칩이 필요하다는 것 등 비효율적인 실장방식이 된다. 또한, 일렬 적층의 경우 배선 연결이 복잡하고 그 이상의 또 다른 개선점이 없이 한계가 있는 것으로 융통성이 결여되어 있는 방식이다.However, in this case, it is inefficient mounting method such as the necessity of mirror chip and two chips. In addition, in the case of single-layer stacking, the wiring connection is complicated and there is a limitation in that there is a limitation without further improvement.
본 발명에서는 보다 융통성 있고 작업이 용이한 칩 실장 방식을 제공하고자 한다.The present invention seeks to provide a chip mounting method that is more flexible and easier to work with.
본 발명에 따른 반도체 실장 방법은 금속라인이 형성되어 있는 절연성 회로 기판 상에, 다수의 금속 패드가 상면에 있고 그 반대편이 하면인 반도체 칩을 실장하는 방법에 있어서, 상기 기판상에 상기 칩들을 소정 간격을 두고 정렬하여 배치하여 칩 하면과 기판과를 접착시켜 제 1 층의 칩 실장부를 형성하는 단계; 칩의 패드와 기판의 상기 금속라인을 연결하고 다른 칩과 연결될 패드에는 빔-리드 연결수단으로 기판의 금속라인과 연결하는 단계; 상기 칩위에 적층될 칩의 상면과 상기 칩의 패드와를 마주보도록 하여 빔-리드 연결수단을 매개로 서로 적층 연결하므로써 일체화된 단위 적층 형성체를 구성하도록 하여 칩을 기판에 적층하는 것을 특징으로 한다.The semiconductor mounting method according to the present invention is a method of mounting a semiconductor chip on an insulated circuit board on which metal lines are formed, and having a plurality of metal pads on an upper surface and a lower surface thereof. Arranging and arranging at intervals to bond the lower surface of the chip with the substrate to form the chip mounting part of the first layer; Connecting a pad of a chip to the metal line of the substrate and connecting the metal line of the substrate to a pad to be connected to another chip by beam-lead connecting means; The chip is stacked on a substrate by forming a unitary unit stack formed by connecting the upper surface of the chip to be stacked on the chip and the pad of the chip so as to form an integrated unit stack forming body by beam-lead connecting means. .
이하 본 발명에 대해 구체적으로 첨부한 도면을 참조하여 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 본 발명에서 제공하는 칩실장 방식에 따라서 칩을 상호 적층하는 상태를 나타낸 조립도이다.1 is an assembly diagram showing a state in which chips are laminated to each other according to the chip mounting method provided by the present invention.
칩(1)은 웨이퍼로부터 분리되고 현재 패턴이 있는 칩 상면(1A)에는 금속패드(1A)가 형성되어 있다. 이 금속패드(2)는 리드선과 연결되어 다른 칩의 패드와 연결되거나 또는 다른 회로 성분에 연결된다. 칩(1)은 패드가 있는 상면(1A)과 기판쪽 방향의 하면(1B)을 갖는다. 제 1 도b는 절연성 수지로 된 인쇄회로 기판(PCB)(3) 위에 적층형으로 칩들을 실장한 예의 단면 형상을 개략적으로 나타낸 것으로 PCB 위에는 접착제(4)를 사용하여 칩의 하측면과 견고하게 부착되도록 하며 제 1 층의 칩 실장부(5)를 형성하고 이어서 이 위에 제2층의 칩 실장부(6)를 쌓아올려 실장한다. 따라서 제 1 층의 칩 실장부와 제 2 층의 칩 실장부는 일체화되어 하나의 단위 적층형성제(10)를 구성한다.The chip 1 is separated from the wafer and a metal pad 1A is formed on the chip upper surface 1A with the current pattern. The metal pad 2 is connected to a lead wire to a pad of another chip or to another circuit component. The chip 1 has an upper surface 1A with a pad and a lower surface 1B in the direction toward the substrate. FIG. 1B schematically shows the cross-sectional shape of an example in which chips are mounted in a stacked type on a printed circuit board (PCB) 3 made of an insulating resin, and is firmly attached to the lower side of the chip by using an adhesive 4 on the PCB. The chip mounting portion 5 of the first layer is formed, and then the chip mounting portion 6 of the second layer is stacked and mounted thereon. Therefore, the chip mounting part of the first layer and the chip mounting part of the second layer are integrated to form one unit stacking agent 10.
PCB는 칩과 그 표면에서 금속라인을 포함하고 있으며, 제 1 층의 칩실장부(5)의 칩 상면에 있는 금속 패드와는 제 1 도b와 같이, 와이어(7)에 의해서 본딩에 의해 PCB상의 금속라인(도시없음)과 연결되고, 제 2 층의 칩 실장부(6)의 칩들은 제 1 도a와 같이하여 서로 연결된다.The PCB includes a chip and a metal line on the surface thereof, and the metal pad on the upper surface of the chip mounting part 5 of the first layer is bonded by the wire 7 to the PCB as shown in FIG. The chips of the chip mounting part 6 of the second layer are connected to each other as shown in FIG.
제 1 도a에서 기판위에 접착제로 부착된 제 1 층째의 칩들은 칩 상면을 위로하여 적정 간격으로 일렬로 배치된다. 그리고 제 2 층째의 적층된 칩들은 칩 하면을 위로하여 이 칩의 상면이 제 1 층째에 위치한 칩의 상면과 마주보도록 뒤집어서 도면과 같이 연결하게 된다. 그러면 제 1 층의 칩과 제 2 층의 칩들은 서로 패드들이 마주보는 형태가 되고 이들 패드끼리의 필요한 연결은 본예에서 빌-리드(beam-lead)(8)를 수단으로 하여 연결된다. 그리고 제 1 도c는 위와 같이 연결 실장되었을때 PCB 상면에서 본 경우의 도면이다.In FIG. 1A, the chips of the first layer attached with adhesive on the substrate are arranged in a row at appropriate intervals with the chip top face up. The stacked chips of the second layer are turned upside down so that the upper surface of the chip faces the upper surface of the chip located on the first layer, as shown in the drawing. The chips of the first layer and the chips of the second layer are then in the form of pads facing each other, and the necessary connection between these pads is connected by means of a beam-lead 8 in this embodiment. 1C is a view of the PCB as viewed from the top when the connection is mounted as described above.
PCB는 칩(1)과, PCB 표면에 인쇄된 금속라인(9) 및 관통구(도시없음)와, 그외 이산 소자들을 포함하고, 제 1 도c와 같이 상기 금속라인(9)과 칩의 패드(2)와의 금으로 된 와이어(7)로 열압착 등의 방법으로 연결되며, 칩과 칩을 잇는 빔-리드(8)는 칩들을 잇고 칩 밖으로 확장되어 나온 리드들이 상기 금속라인(9)에 다시 연결된다.The PCB comprises a chip 1, a metal line 9 and a through hole (not shown) printed on the surface of the PCB, and other discrete elements, and the pad of the metal line 9 and the chip as shown in FIG. (2) is connected to the gold wire (7) by the method of thermocompression bonding or the like, and the beam-lead (8) connecting the chip to the chip connects the chips and leads extending out of the chip to the metal line (9). It is connected again.
상기 설명에 기초하여 본 발명에서 제공하는 PCB 위에 적층형으로 칩을 실장하는 방법을 설명하면 다음과 같다. 먼저 PCB에는 필요한 관통구 내지 금속라인 또는 다수의 수동 소자들이 미리 형성된다.Based on the above description, a method of mounting a chip in a stacked type on a PCB provided by the present invention will be described. First, the necessary through-holes, metal lines or a plurality of passive elements are formed in the PCB.
준비된 PCB 위에 접착제를 사용하여 제 1 층의 칩들의 하측면을 기판에 접합시킨다.The lower side of the chips of the first layer is bonded to the substrate using an adhesive on the prepared PCB.
제 1 층의 칩상면에 있는 패드와 금속라인과는 와이어 또는 빔-리드 등으로 배선 연결한다.The pad and the metal line on the upper surface of the chip of the first layer are connected by wire or beam lead.
여기서 연결수단이 빔-리드에 대해 보다 상세히 설명한다. 제 2 도는 빔-리드에 대한 단면도로서 폴리이미드와 같은 재질의 절연필름(8A),(8B)사이에 금속층(8C)이 개재된 리드 선으로 와이어(7)의 배선 연결과는 다른 것으로 다음과 같이 하여 배선된다.The connecting means here describes the beam-lead in more detail. FIG. 2 is a cross-sectional view of the beam lead, which is different from the wiring connection of the wire 7 by a lead wire having a metal layer 8C interposed between the insulating films 8A and 8B made of polyimide. It is wired in this way.
금속패드와 패드 사이에 빔-리드를 넣어서 열압착을 가하므로써 접속하고 칩밖으로 나온 빔-리드는 금속라인과 연결시킨다. 그리고 3 또는 4층의 패드와 패드 사이의 빔-리드 연결 방법도 동일하게 적용한다.The beam-lead is inserted between the metal pad and the pad by thermal compression, and the beam-lead out of the chip is connected to the metal line. And the same applies to the beam-lead connection method between the pads on the third or fourth layer.
이어서 상기 제 1 층의 칩 위에 놓여질 칩들을 뒤집어서 패드끼리 마주보도록 정렬시킨 뒤에 제 1 층의 패드와 제 2 층의 칩 패드 사이에 빔-리드를 매개로 서로 연결시키게 된다. 연결은 열압착, 초음파 공정을 이용하여 견고히 접착되도록 한다.Subsequently, the chips to be placed on the chips of the first layer are turned upside down so that the pads face each other, and then the beam-lead is connected to each other between the pads of the first layer and the chip pads of the second layer. The connection is securely bonded using a thermocompression or ultrasonic process.
이와 같이 본 발명에 따른 칩 실장 방식은 한쌍의 칩들을 마주보도록 하여 빔-리드와 같은 연결수단으로 배선하는 것이 특징이다. 그러나 빔-리드외에도 연결수단으로서 와이어 본딩, TAB 등의 방식을 채용할 수 있으나 이는 제 1 도b의 참조부호 '7'의 경우에만 적합히 채용된다.As described above, the chip mounting method according to the present invention is characterized in that a pair of chips face each other and wired by connecting means such as a beam lead. However, wire bonding, TAB, or the like may be used as the connecting means in addition to the beam-lead, but it is suitably employed only in the case of reference numeral 7 of FIG.
제 3 도는 본 발명의 정신에 입각해서 이를 응용한 예를 단면으로 나타낸 것인데, 2층이 아니라 2층 이상의 다층으로 형성되는 예를 나타내고 있다.3 is a cross-sectional view showing an example of application of the same in the spirit of the present invention, and shows an example in which two or more layers are formed instead of two layers.
제 1 도의 구성예는 하나의 제 1 층 칩과 이 위의 제 2 층 칩들과 함께 적측형성체를 구성하고 있으므로 이것을 하나의 단위로 복수개 층으로 적층하게 된다.In the configuration example of FIG. 1, the redundant body is formed together with one first layer chip and the second layer chips thereon, so that they are stacked in a plurality of layers in one unit.
단위 적층 형성제(10)들은 서로 접착재에 의해 적층된다.The unit stack forming agents 10 are laminated with each other by an adhesive material.
그러나 공정상에 있어서는 먼저 제 1 의 단위 적층 형성제(10)가 적층 형성된 후에 드러나 제 2 층 칩의 하면에 대응하여 제 2 의 단위 적층 형성제(10)를 형성하도록 제 3 층의 칩(11)의 하면에 접착제를 바르고 이를 상기 제 2 층 칩의 드러난 화면에 접착시킨다.However, in the process, the first unit stack forming agent 10 is first laminated and then exposed to form a second unit stack forming agent 10 corresponding to the lower surface of the second layer chip forming chip 11. Glue the bottom surface and glue it to the exposed screen of the second layer chip.
그 위에 다시 제 1 의 단위 적층 형성제(10)를 형성한 방식과 같이 하여 제 4 층의 칩(12)을 적층시킨다.The chips 12 of the fourth layer are laminated in the same manner as the method of forming the first unit stack forming agent 10 thereon.
이와같이 단위 적층 형성체를 기본으로 상측 방향으로 다수의 충돌을 적층형으로 형성하므로써 고밀도 칩실장 모듈을 얻게 된다. 따라서 실장 면적이 감소되는 잇점이 있다.Thus, a high density chip mounting module can be obtained by forming a plurality of collisions in a stacking direction based on the unit stacking body. Therefore, the mounting area is reduced.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920012985A KR950002210B1 (en) | 1992-07-21 | 1992-07-21 | Method of mounting a semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920012985A KR950002210B1 (en) | 1992-07-21 | 1992-07-21 | Method of mounting a semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940003438A KR940003438A (en) | 1994-02-21 |
KR950002210B1 true KR950002210B1 (en) | 1995-03-14 |
Family
ID=19336705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920012985A KR950002210B1 (en) | 1992-07-21 | 1992-07-21 | Method of mounting a semiconductor chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950002210B1 (en) |
-
1992
- 1992-07-21 KR KR1019920012985A patent/KR950002210B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940003438A (en) | 1994-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6331221B1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
KR950012658B1 (en) | Semiconductor chip mounting method and substrate structure | |
KR100546374B1 (en) | Multi chip package having center pads and method for manufacturing the same | |
US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
US5061990A (en) | Semiconductor device and the manufacture thereof | |
US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
KR20020055603A (en) | Dual-die integrated circuit package | |
JPH09246465A (en) | Laminated chip package of loc type semiconductor chip | |
JP2001250911A (en) | Resin-sealed semiconductor device for power | |
US20050116322A1 (en) | Circuit module | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JP3165959B2 (en) | Semiconductor chip mounting structure and semiconductor device | |
JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
US20030043650A1 (en) | Multilayered memory device | |
KR950002210B1 (en) | Method of mounting a semiconductor chip | |
JPH09107067A (en) | Semiconductor device | |
KR100207902B1 (en) | Multi chip package using lead frame | |
KR100650049B1 (en) | Assembly-stacked package using multichip module | |
US20030234434A1 (en) | Semiconductor device | |
KR0151898B1 (en) | Multichip package of center pad type | |
JP2595803B2 (en) | Hybrid integrated circuit device | |
JP2001035994A5 (en) | ||
JP2002033443A (en) | Semiconductor module | |
JPH0719165Y2 (en) | Multi-chip structure | |
KR20020028473A (en) | Stack package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010215 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |