JP2002033443A - Semiconductor module - Google Patents

Semiconductor module

Info

Publication number
JP2002033443A
JP2002033443A JP2000217840A JP2000217840A JP2002033443A JP 2002033443 A JP2002033443 A JP 2002033443A JP 2000217840 A JP2000217840 A JP 2000217840A JP 2000217840 A JP2000217840 A JP 2000217840A JP 2002033443 A JP2002033443 A JP 2002033443A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
substrate
chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000217840A
Other languages
Japanese (ja)
Other versions
JP4083376B2 (en
Inventor
Mitsuru Oida
充 大井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000217840A priority Critical patent/JP4083376B2/en
Publication of JP2002033443A publication Critical patent/JP2002033443A/en
Application granted granted Critical
Publication of JP4083376B2 publication Critical patent/JP4083376B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module which realizes high density three- dimensionally, suppresses the mounting height, and allows connections in the semiconductor module, thereby lessening required outer connecting terminals. SOLUTION: The module comprises a first semiconductor chip, second semiconductor chip having a function surface bonded to the backside of the first chip and a wider backside area than the first chip, substrate having lands two-/ three-dimensionally aligned with and electrically connected to bump electrodes provided on the function surface of the first chip, and bump electrodes provided on those regions of a function surface of the second chip which do not contribute to the bonding to the first chip and outer connecting terminals provided on the opposite surface to the land-forming surface of the substrate for electrically conducting to the lands. The mounting height depends on the thicknesses of the semiconductor chip and the substrate and can be remarkably reduced, compared with the conventional laminate chip.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、3次元的な高密度
化を実現する半導体モジュールに係り、特に、効率的な
高密度化を実現しさらに高機能化にも適する半導体モジ
ュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module which realizes three-dimensional high density, and more particularly to a semiconductor module which realizes efficient high density and is suitable for high performance.

【0002】[0002]

【従来の技術】高密度化を図る半導体モジュールとし
て、MCM(multi chip module)、
積層モジュール等が知られている。
2. Description of the Related Art MCMs (multi chip modules),
Laminated modules and the like are known.

【0003】図10を用いてMCMについて説明する。
同図は、MCMの外観の例を示す斜視図である。MCM
は、図10に示すように、モジュール基板91にデバイ
ス92〜98を2次元的に配列し、ワイヤボンディング
とモジュール基板上の配線パターンを用いてデバイス9
2〜98の端子間で必要な結線を行ったものである。こ
こで、デバイス92〜98は、ベアチップたる半導体チ
ップ、受動素子などである。この手法による高密度実装
は、デバイスの2次元配列を基本とするので、原理的に
それらデバイスの2次元的な大きさの和よりモジュール
面積を小さくすることはできない。
The MCM will be described with reference to FIG.
FIG. 2 is a perspective view showing an example of the appearance of the MCM. MCM
As shown in FIG. 10, devices 92 to 98 are two-dimensionally arranged on a module substrate 91, and the devices 9 to 98 are wired using wire bonding and a wiring pattern on the module substrate.
Necessary connections are made between terminals 2 to 98. Here, the devices 92 to 98 are a semiconductor chip as a bare chip, a passive element, or the like. Since high-density mounting by this method is based on a two-dimensional array of devices, the module area cannot be reduced in principle from the sum of the two-dimensional sizes of those devices.

【0004】次に、図11を用いて積層モジュールにつ
いて説明する。同図は、積層モジュールの外観の例を示
す正面図である。このような積層モジュールでは、3次
元的に半導体デバイス101〜104を実装するので、
実装面積は小さくなる。しかし、このように半導体デバ
イス101〜104を積み上げることは、実装高さの増
大が無視できない場合も多い。
Next, a laminated module will be described with reference to FIG. This figure is a front view showing an example of the appearance of the laminated module. In such a laminated module, since the semiconductor devices 101 to 104 are mounted three-dimensionally,
The mounting area is reduced. However, stacking the semiconductor devices 101 to 104 in this way often cannot increase the mounting height.

【0005】また、上層にある半導体デバイスへの配線
を実装面の外部接続端子105から引き回すのに半導体
デバイス周りにスペースを取るため、実装面積の縮小と
いう利点を生かすためにはこのスペースをあまり大きく
することはできず、したがって多ピンパッケージの積層
モジュールは、実際上、実現にさほど意味が見出せない
場合が多い。このため、積層モジュールは、半導体デバ
イス101〜104としてメモリのような多ピンとはな
らないデバイスに限定されるのが現状である。
In addition, since a space around the semiconductor device is required to route wiring to the semiconductor device in the upper layer from the external connection terminal 105 on the mounting surface, this space is too large to take advantage of a reduction in mounting area. Therefore, a stacked module of a multi-pin package often does not really make much sense in realization. For this reason, the stacked modules are currently limited to semiconductor devices 101 to 104 that are not multi-pin devices such as memories.

【0006】[0006]

【発明が解決しようとする課題】上記のように、現状の
高密度実装半導体モジュールは、2次元配列では、デバ
イスの2次元的な大きさの和よりモジュール面積を小さ
くすることはできないという限界があり、3次元的実装
では、実装高さの増大や多ピンパッケージでの実装が実
際的とは言えないという改善すべき事項が存在した。
As described above, the current high-density mounting semiconductor modules have a limitation that in a two-dimensional array, the module area cannot be made smaller than the sum of the two-dimensional sizes of the devices. In the three-dimensional mounting, there is a matter to be improved that mounting height is increased and mounting in a multi-pin package is not practical.

【0007】本発明は、このような事情の考慮してなさ
れたもので、3次元的に高密度を実現する半導体モジュ
ールにおいて、実装高さを低く抑え、さらに半導体モジ
ュール内での接続を可能とすることにより必要とする外
部接続端子を減少することもできる半導体モジュールを
提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and in a semiconductor module realizing a three-dimensional high density, it is possible to reduce the mounting height and to enable connection within the semiconductor module. Accordingly, it is an object of the present invention to provide a semiconductor module capable of reducing the number of external connection terminals required.

【0008】また、本発明は、3次元的に高密度を実現
する半導体モジュールにおいて、その実装面との接続面
ではなく反対の面にさらにデバイスを実装でき高密度
化、高機能化を図る半導体モジュールを提供することを
目的とする。
Further, the present invention provides a semiconductor module for realizing a three-dimensionally high density, a semiconductor module for mounting a device further on a surface opposite to a connection surface to a mounting surface thereof and achieving higher density and higher function. The purpose is to provide a module.

【0009】また、本発明は、3次元的に高密度を実現
する半導体モジュールにおいて、容易に半導体モジュー
ル同士や他のデバイスと接続しさらに高機能化を図る半
導体モジュールを提供することを目的とする。
Another object of the present invention is to provide a semiconductor module which realizes high density three-dimensionally and which can be easily connected to other semiconductor modules and other devices to achieve higher functionality. .

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、第1の半導体チップと、前記第1の半導
体チップの背面に機能面が接合され前記第1の半導体チ
ップより背面面積の広い第2の半導体チップと、前記第
1の半導体チップの機能面に設けられた突起電極および
前記第2の半導体チップの機能面であって前記第1の半
導体チップとの接合に寄与しない部位に設けられた突起
電極に平面的・立体的に位置を合わせてランドが設けら
れ前記突起電極に前記ランドが電気的に接続する基板
と、前記基板の前記ランドが設けられた面とは反対の面
に設けられ前記ランドと電気的に導通する外部接続端子
とを有することを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a first semiconductor chip and a functional surface joined to a back surface of the first semiconductor chip, the back surface of the first semiconductor chip being a back surface of the first semiconductor chip. A second semiconductor chip having a large area, a protruding electrode provided on a functional surface of the first semiconductor chip, and a functional surface of the second semiconductor chip, which do not contribute to bonding to the first semiconductor chip. A land is provided in such a manner that the land is provided in three-dimensional alignment with the protruding electrode provided at the site, and the land is electrically connected to the protruding electrode. And an external connection terminal electrically connected to the land.

【0011】第1および第2の半導体チップの大きさの
違いを利用して、両者を重ね合わせて両者の機能面から
基板への電気的接続を行う。これにより、実装高さは半
導体チップと基板の厚みに依存し、従来の積層チップよ
り顕著に実装高さを減少することができる。
Utilizing the difference in size between the first and second semiconductor chips, the two are superimposed and an electrical connection is made from both functional surfaces to the substrate. As a result, the mounting height depends on the thickness of the semiconductor chip and the substrate, and the mounting height can be significantly reduced as compared with the conventional stacked chip.

【0012】また、前記第1の半導体チップと前記第2
の半導体チップとの前記接合されたものを新たな前記第
1の半導体チップとして、上記の構成をする実現するこ
とができる。すなわち、半導体チップを3層以上重ね合
わせる場合も同様の効果が得られる。
Further, the first semiconductor chip and the second semiconductor chip
The above-mentioned structure can be realized by using the above-mentioned bonded semiconductor chip as a new first semiconductor chip. That is, the same effect can be obtained when three or more semiconductor chips are stacked.

【0013】前記突起電極と前記ランドとの前記電気的
接続は、半田材料によりなされ得る。また、金によりな
すこともできる。
[0013] The electrical connection between the protruding electrode and the land may be made by a solder material. It can also be done with gold.

【0014】また、前記第1の半導体チップの機能面に
設けられた第1のボンディングパッドと前記第2の半導
体チップの機能面であって前記第1の半導体チップとの
接合に寄与しない部位に設けられた第2のボンディング
パッドとを接続するボンディングワイヤをさらに有する
こともできる。
Further, a first bonding pad provided on a functional surface of the first semiconductor chip and a functional surface of the second semiconductor chip which do not contribute to bonding with the first semiconductor chip. The semiconductor device may further include a bonding wire for connecting to the provided second bonding pad.

【0015】これにより、半導体モジュール内での電気
的接続が可能となるので必要とする外部接続端子を減少
することができる。
As a result, electrical connection within the semiconductor module becomes possible, so that the number of external connection terminals required can be reduced.

【0016】前記第1および第2の半導体チップと前記
基板との間の空隙には、充填樹脂を設けてもよい。放熱
性、防湿性、防錆性等を向上することができる。
A filling resin may be provided in a space between the first and second semiconductor chips and the substrate. Heat dissipation, moisture proofing, rust proofing, etc. can be improved.

【0017】また、前記第2の半導体チップの背面に設
けられ前記第2の半導体チップの機能面であって前記第
1の半導体チップとの接合に寄与しない部位に設けられ
た第3のボンディングパッドと第2のボンディングワイ
ヤにより電気的接続する導体を有する第2の基板と、前
記第2の基板の前記第2の半導体チップとは反対側の面
に設けられ前記導体と電気的に導通する第2の外部接続
端子とをさらに有することもできる。
A third bonding pad provided on the back surface of the second semiconductor chip and provided on a functional surface of the second semiconductor chip and not contributing to the bonding with the first semiconductor chip; A second substrate having a conductor electrically connected to the second bonding wire by a second bonding wire; and a second substrate provided on a surface of the second substrate opposite to the second semiconductor chip and electrically connected to the conductor. And two external connection terminals.

【0018】これにより、半導体モジュールの実装面と
の接続面ではなく反対の面にさらにデバイスを実装でき
高密度化、高機能化を図ることができる。
Thus, the device can be further mounted on the surface opposite to the connection surface with the mounting surface of the semiconductor module, and high density and high function can be achieved.

【0019】また、前記第2の半導体チップの背面に設
けられ前記基板に設けられた第1の導体と電気的接続す
る第2の導体を有する第2の基板と、前記第2の基板の
前記第2の半導体チップとは反対側の面に設けられ前記
第2の導体と電気的に導通する第2の外部接続端子とを
さらに有することもできる。
A second substrate provided on a back surface of the second semiconductor chip and having a second conductor electrically connected to a first conductor provided on the substrate; A second external connection terminal provided on a surface opposite to the second semiconductor chip and electrically connected to the second conductor may be further provided.

【0020】これによっても、半導体モジュールの実装
面との接続面ではなく反対の面にさらにデバイスを実装
でき高密度化、高機能化を図ることができる。
In this case, the device can be further mounted on the surface opposite to the connection surface with the mounting surface of the semiconductor module, and higher density and higher function can be achieved.

【0021】また、前記基板の前記ランドの存在する面
は、複数の配線基板の積層により形成された階段面であ
り、この複数の配線基板のうち少なくともひとつが、他
の配線基板より平面方向に張り出しこの張り出した部位
に第3の外部接続端子を有することを特徴とする。
Further, the surface of the substrate on which the lands exist is a stepped surface formed by laminating a plurality of wiring boards, and at least one of the plurality of wiring boards is arranged in a plane direction with respect to other wiring boards. The overhanging portion has a third external connection terminal at the overhanging portion.

【0022】この第3の外部接続端子が、半導体モジュ
ール同士や他のデバイスと接続するための端子として機
能しさらに高機能化を図ることができる。
The third external connection terminal functions as a terminal for connecting the semiconductor modules to each other or to another device, so that a higher function can be achieved.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0024】図1は、本発明のひとつの実施形態である
半導体モジュールの模式的な構成を説明する断面図であ
る。
FIG. 1 is a cross-sectional view illustrating a schematic configuration of a semiconductor module according to one embodiment of the present invention.

【0025】同図(a)は、重ね合わされるべき3枚の
半導体チップ11、13、15を示している。半導体チ
ップ11、13、15は、この順序にチップ面積が大き
くなり、また、半導体チップ15の機能面には、このチ
ップと外部との電気的接続のための突起電極16が設け
られる。さらに、半導体チップ13の機能面であって半
導体チップ15との重なりに寄与しない部位には突起電
極14が設けられ、また、半導体チップ11の機能面で
あって半導体チップ13との重なりに寄与しない部位に
は突起電極12が設けられる。
FIG. 1A shows three semiconductor chips 11, 13, and 15 to be superposed. The semiconductor chips 11, 13, and 15 increase in chip area in this order, and the functional surface of the semiconductor chip 15 is provided with protruding electrodes 16 for electrical connection between the chip and the outside. Further, a protruding electrode 14 is provided on a functional surface of the semiconductor chip 13 and does not contribute to the overlap with the semiconductor chip 15, and is a functional surface of the semiconductor chip 11 and does not contribute to the overlap with the semiconductor chip 13. A protruding electrode 12 is provided at the site.

【0026】突起電極16、14、12には、例えば、
共晶半田(すず鉛比63対37)、高融点半田、金を用
いることができる。
For example, the protruding electrodes 16, 14, 12
Eutectic solder (63-37 tin lead ratio), high melting point solder, and gold can be used.

【0027】半導体チップ11、13、15は、それぞ
れ類似する機能を有するチップを組み合わせる場合の
他、それぞれ機能の異なるチップを組み合わせることが
できる。
The semiconductor chips 11, 13 and 15 can be combined with chips having different functions, in addition to combining chips having similar functions.

【0028】機能の異なるチップの組み合わせの場合、
例えば、MPU(micro processing
unit)、CPU(central prcessi
ngunit)やASIC(application
specified integral circui
t)で作られた制御回路のチップと、DRAM(dyn
amic random access memor
y)、SRAM(static RAM)、SDRAM
(synchronous DRAM)などのメモリチ
ップとを組み合わせることが考えられる。これによりひ
とつのシステムを構築できる。
In the case of a combination of chips having different functions,
For example, MPU (micro processing)
unit), CPU (central process)
ngunit) or ASIC (application)
specialized integrated circuit
t) and a DRAM (dyn)
Amic random access memory
y), SRAM (static RAM), SDRAM
(Synchronous DRAM) or the like. Thereby, one system can be constructed.

【0029】上記のような半導体チップ11、13、1
5は、図1(b)に示すように接合される。
The semiconductor chips 11, 13, 1 as described above
5 are joined as shown in FIG.

【0030】図1(c)は、図1(b)に示した接合さ
れた半導体チップと電気的接続するための基板17、1
8、19を示したものである。この基板17、18、1
9は、接合された半導体チップ11、13、15の突起
電極12、14、16と平面的・立体的に位置を合わせ
てランド(この図では図示省略)を有するものである。
これらランドは基板17の外部接続端子110と電気的
に導通している。
FIG. 1 (c) shows a substrate 17, 1 for electrical connection with the bonded semiconductor chip shown in FIG. 1 (b).
8 and 19 are shown. The substrates 17, 18, 1
Reference numeral 9 denotes a land (not shown in the drawing) which is aligned in a two-dimensional manner with the protruding electrodes 12, 14, 16 of the bonded semiconductor chips 11, 13, 15.
These lands are electrically connected to the external connection terminals 110 of the substrate 17.

【0031】基板17、18、19は、例えば、ガラス
エポキシ材のようなリジッドな基板、PIテープ(ポリ
イミドテープ)のようなフレキシブルな基板などの積層
により形成することができる。また、上記のランドと外
部接続端子110との電気的接続には、例えば、基板1
7、18、19(または基板17、18、または基板1
7のみ)を貫通してスルーホールを設け、スルーホール
の内表面に導電体を設けて基板17の外部接続端子11
0の存在する面まで導電体を導きさらに配線パターンに
より外部接続端子110まで接続することによりなすこ
とができる。すなわち、この場合は、基板17、18、
19は、積層により一体化されたあとスルーホールを形
成するものである。
The substrates 17, 18, and 19 can be formed by laminating a rigid substrate such as a glass epoxy material or a flexible substrate such as a PI tape (polyimide tape). The electrical connection between the land and the external connection terminal 110 includes, for example, the substrate 1
7, 18, 19 (or substrate 17, 18, or substrate 1)
7), a through-hole is provided, and a conductor is provided on the inner surface of the through-hole.
This can be achieved by guiding the conductor to the surface where 0 is present and connecting it to the external connection terminal 110 by a wiring pattern. That is, in this case, the substrates 17, 18,
Numeral 19 is to form a through hole after being integrated by lamination.

【0032】さらには、上記のランドと外部接続端子1
10との電気的接続のため、基板17、18、19をビ
ルドアップ基板により構成することもできる。ビルドア
ップ基板とすることにより基板内の層間での電気的接続
の設計はより簡単になる。このため、半導体モジュール
内でこのビルドアップ基板を介して半導体チップ11、
13、15間の電気的接続が容易になる。
Further, the land and the external connection terminal 1
For electrical connection with the substrate 10, the substrates 17, 18, and 19 may be constituted by a build-up substrate. The use of a build-up substrate makes it easier to design electrical connections between layers within the substrate. Therefore, in the semiconductor module, the semiconductor chip 11,
Electrical connection between 13 and 15 becomes easy.

【0033】図2は、図1(c)に示した基板17、1
8、19の平面図を模式的に示すものである。同図にお
いて、すでに説明した要素には同一番号を付してあり、
また基板17、18、19には、ランド21、22、2
3がそれぞれ設けられる。この図においてスルーホール
およびランド21、22、23からスルーホールに至る
配線は省略してある。
FIG. 2 is a sectional view of the substrate 17, 1 shown in FIG.
It is a figure which shows the top view of 8, 19 typically. In the figure, the elements already described are given the same numbers,
The substrates 17, 18, and 19 have lands 21, 22, 2,
3 are provided. In this figure, the through holes and the wiring from the lands 21, 22, 23 to the through holes are omitted.

【0034】図3は、図1(b)に示した接合された半
導体チップ11、13、15と図1(c)に示したこれ
に対応する基板17、18、19とを接続した半導体モ
ジュールを模式的に示す断面図である。図3において、
すでに説明した要素には同一番号を付してある。
FIG. 3 shows a semiconductor module in which the bonded semiconductor chips 11, 13, 15 shown in FIG. 1B and the corresponding substrates 17, 18, 19 shown in FIG. 1C are connected. It is sectional drawing which shows typically. In FIG.
Elements already described are given the same numbers.

【0035】このような半導体チップ11、13、15
と基板17、18、19との接続には、各種のフリップ
チップ方式を採用することができる。たとえば、ランド
21、22、23に金の突起電極を形成しておき、半導
体チップ11、13、15の突起電極12、14、16
をこのランドに接続するなどの方法である。
Such semiconductor chips 11, 13, 15
Various flip-chip systems can be adopted for the connection between the substrate and the substrates 17, 18, and 19. For example, gold projecting electrodes are formed on the lands 21, 22, and 23, and the projecting electrodes 12, 14, and 16 of the semiconductor chips 11, 13, and 15 are formed.
Is connected to this land.

【0036】このようにこの半導体モジュールは、パッ
ケージに収められていない半導体チップ11、13、1
5の大きさの違いを利用して、これらを重ね合わせて機
能面から基板への電気的接続を行う。これにより、実装
高さは半導体チップと基板の厚みに依存し、従来の積層
チップより顕著に実装高さを減少することができる。
As described above, this semiconductor module includes the semiconductor chips 11, 13, 1
By making use of the difference in size of 5, the electrical connection from the functional surface to the substrate is made by overlapping these. As a result, the mounting height depends on the thickness of the semiconductor chip and the substrate, and the mounting height can be significantly reduced as compared with the conventional stacked chip.

【0037】なお、ここでは半導体チップが3つの場合
について説明したが2以上の複数の場合について、同様
の方法で本発明に係る半導体モジュールを実現できる。
Although the case where three semiconductor chips are used has been described here, the semiconductor module according to the present invention can be realized by a similar method in a case where there are two or more semiconductor chips.

【0038】図4は、図3に示した半導体モジュールに
おいて、半導体チップ11、13、15と基板17、1
8、19との間の空隙に充填樹脂49を設けたものであ
り、すでに説明した要素には同一番号を付してある。こ
のような充填樹脂49により、放熱性、防湿性、防錆性
等を向上することができる。
FIG. 4 shows the semiconductor module shown in FIG. 3 in which the semiconductor chips 11, 13, 15 and the substrates 17, 1
The filling resin 49 is provided in the gap between the positions 8 and 19, and the elements already described are given the same numbers. With such a filling resin 49, heat dissipation, moistureproofness, rustproofness, and the like can be improved.

【0039】また、充填樹脂49は、上記の空隙だけで
なく、例えば、トランスファモールドを用いて半導体チ
ップ11、13、15をすべて覆うようにすることもで
きる。なお、充填樹脂には、例えば、エポキシ系樹脂を
用いることができる。
Further, the filling resin 49 can cover all the semiconductor chips 11, 13, and 15 by using a transfer mold, for example, in addition to the above-mentioned gap. Note that, for example, an epoxy resin can be used as the filling resin.

【0040】次に、上記で説明した実施形態と異なる実
施の形態について図5を参照して説明する。同図は、本
発明の上記とは異なる実施形態を模式的に示す図であ
り、すでに説明した要素には同一番号を付してある。
Next, an embodiment different from the above-described embodiment will be described with reference to FIG. This figure is a diagram schematically showing another embodiment of the present invention different from the above, and the elements already described are given the same numbers.

【0041】同図(a)は、図1ないし図4で説明した
基板17、18、19に代えて用いる基板41、42、
43、44の平面図を示すものである。この図に示すよ
うにこの実施形態においては、一体的に形成される基板
17、18、19ではなく、ブロックに分離した基板4
1、42、43、および44を用いる。このようなブロ
ックへの分離は、同一の小規模部品による生産歩留まり
の向上、基板設計の融通性を期待できる。
FIG. 4A shows substrates 41, 42, and 42 used in place of the substrates 17, 18, 19 described with reference to FIGS.
43 shows a plan view of 43 and 44. FIG. As shown in this figure, in this embodiment, instead of the substrates 17, 18, 19 formed integrally, the substrate 4 divided into blocks
1, 42, 43 and 44 are used. Such separation into blocks can be expected to improve the production yield by the same small-scale parts and to provide flexibility in board design.

【0042】図5(b)は、このようなブロック分離さ
れた基板41、42、43、44に半導体チップ11、
13、15を接続した半導体モジュールを模式的に示す
断面図である。この実施形態においても、実装高さは半
導体チップと基板の厚みに依存し、従来の積層チップよ
り顕著に実装高さを減少することができる。また、ブロ
ック同士の間に、図示のように間隙を設けることもで
き、この場合、基板41、42、43、44と半導体チ
ップ11、13、15との接続取り付け仕様を厳しくす
る必要が生じないという利点がある。
FIG. 5B shows the semiconductor chips 11 on the substrates 41, 42, 43, 44 separated from each other.
It is sectional drawing which shows typically the semiconductor module which connected 13 and 15. Also in this embodiment, the mounting height depends on the thickness of the semiconductor chip and the substrate, and the mounting height can be significantly reduced as compared with the conventional laminated chip. In addition, a gap can be provided between the blocks as shown in the figure. In this case, it is not necessary to tighten the connection and attachment specifications between the substrates 41, 42, 43, and 44 and the semiconductor chips 11, 13, and 15. There is an advantage.

【0043】次に、上記で説明した実施形態と異なる実
施の形態について図6を参照して説明する。同図は、本
発明に係る半導体モジュールの上記とは異なる実施形態
を模式的に示す断面図であり、すでに説明した要素には
同一番号を付してある。
Next, an embodiment different from the embodiment described above will be described with reference to FIG. This figure is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above, and the elements already described are given the same numbers.

【0044】この実施形態では、半導体チップ15と半
導体チップ13とがボンディングワイヤ51により、電
気的接続される。このような電気的接続は、半導体チッ
プ15と半導体チップ13とを接合させたあと、半導体
チップ15および半導体チップ13の機能面に存在する
ボンディングパッド(図示省略)をワイヤボンディング
技術により結線することによりなすことができる。ま
た、半導体チップ13と半導体チップ11との間におい
ても、図示のように、同様にボンディングワイヤにより
電気的接続することができる。
In this embodiment, the semiconductor chip 15 and the semiconductor chip 13 are electrically connected by the bonding wires 51. Such an electrical connection is achieved by bonding the semiconductor chip 15 and the semiconductor chip 13 and then connecting the bonding pads (not shown) existing on the functional surfaces of the semiconductor chip 15 and the semiconductor chip 13 by a wire bonding technique. I can do it. Further, the semiconductor chip 13 and the semiconductor chip 11 can be similarly electrically connected by bonding wires as shown in the figure.

【0045】このような半導体チップ同士の直接の結線
をすることにより、半導体モジュール内での電気的接続
がより簡単になるので、必要とする外部接続端子110
を減少することができる。これは、特に半導体チップを
多数重ね合わせた場合に顕著な効果となって現れる。す
なわち、外部接続素子110の設置密度には、あるルー
ルの下、制限がありその制限により数が限られるので、
半導体チップを多数重ね合わせる場合のひとつの限界が
そこに存在するからである。
By directly connecting the semiconductor chips to each other, the electrical connection in the semiconductor module becomes simpler.
Can be reduced. This is a remarkable effect particularly when a large number of semiconductor chips are stacked. That is, the installation density of the external connection elements 110 is restricted under a certain rule, and the number is limited by the restriction.
This is because there is one limitation in stacking a large number of semiconductor chips.

【0046】次に、上記で説明した実施形態と異なる実
施の形態について図7を参照して説明する。同図は、本
発明に係る半導体モジュールの上記とは異なる実施形態
を模式的に示す断面図であり、すでに説明した要素には
同一番号を付してある。
Next, an embodiment different from the above-described embodiment will be described with reference to FIG. This figure is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above, and the elements already described are given the same numbers.

【0047】この実施形態は、重ね合わされた半導体チ
ップ13、15が接続された基板17、18、19とは
反対の側である半導体チップ13の背面に、もうひとつ
の基板61を設けたものである。基板61には外部接続
端子63が半導体チップ13とは反対の面に設けられて
いる。なお、基板61としては、リジッドな基板、フレ
キシブルな基板、両者とも用いることができる。
In this embodiment, another substrate 61 is provided on the back surface of the semiconductor chip 13 opposite to the substrates 17, 18 and 19 to which the superposed semiconductor chips 13 and 15 are connected. is there. External connection terminals 63 are provided on the surface of the substrate 61 opposite to the semiconductor chip 13. Note that as the substrate 61, a rigid substrate, a flexible substrate, or both can be used.

【0048】外部接続端子63は、基板61の下面に設
けられた突起電極62およびボンディングパッド(図示
省略)と電気的に導通する。このような基板61の両面
間の電気的導通は、例えば、スルーホールの内表面に設
けられた導電体により実現することができる。
The external connection terminals 63 are electrically connected to the protruding electrodes 62 provided on the lower surface of the substrate 61 and the bonding pads (not shown). Such electrical conduction between both surfaces of the substrate 61 can be realized, for example, by a conductor provided on the inner surface of the through hole.

【0049】また、ボンディングパッドは、例えば半導
体チップ13と基板61とを接合したあと半導体チップ
13の機能面に設けられたボンディングパッドとボンデ
ィングワイヤにより電気的接続されるものである。
The bonding pads are electrically connected to bonding pads provided on the functional surface of the semiconductor chip 13 by bonding wires, for example, after bonding the semiconductor chip 13 and the substrate 61.

【0050】突起電極62は、基板17、18、19と
の電気的接続に供されるものである。
The protruding electrodes 62 are used for electrical connection with the substrates 17, 18 and 19.

【0051】すなわち、基板61のボンディングパッド
および突起電極62により、基板61と半導体チップ1
3および基板17、18、19との電気的接続ができる
ようになっている。このような電気的接続は、必要に応
じその一方のみを用いることにしてもよい。
That is, the substrate 61 and the semiconductor chip 1 are bonded by the bonding pads of the substrate 61 and the projection electrodes 62.
3 and the substrates 17, 18, and 19 can be electrically connected. Only one of the electrical connections may be used as necessary.

【0052】以上説明した構造により、半導体モジュー
ルの実装面との接続面ではなく反対の面にさらにデバイ
スを実装でき高密度化、高機能化を図ることができる。
According to the structure described above, the device can be further mounted on the surface opposite to the connection surface with the mounting surface of the semiconductor module, and high density and high function can be achieved.

【0053】なお、図7においては半導体チップが2つ
重ねられているものについて説明したが、半導体チップ
が3つ以上重ねられているものについても同様の考え方
で実現することができる。
Although FIG. 7 illustrates the case where two semiconductor chips are stacked, the same concept can be realized for a case where three or more semiconductor chips are stacked.

【0054】図8は、図7で説明した半導体モジュール
のもうひとつの基板61にデバイス71を接続、実装し
た場合を示す図である。デバイス71としては、半導体
チップを有する半導体パッケージ(例えば、CSP(c
hip scale package)などの小型パッ
ケージ)の他、受動素子を実装することもできる。
FIG. 8 is a diagram showing a case where the device 71 is connected and mounted on another substrate 61 of the semiconductor module described in FIG. As the device 71, a semiconductor package having a semiconductor chip (for example, CSP (c
In addition to a small package such as a hip scale package), a passive element can be mounted.

【0055】なお、図8において、すでに説明した要素
には同一番号を付してある。
In FIG. 8, the elements already described are given the same numbers.

【0056】次に、上記で説明した実施形態と異なる実
施の形態について図9を参照して説明する。同図は、本
発明に係る半導体モジュールの上記とは異なる実施形態
を模式的に示す断面図であり、すでに説明した要素には
同一番号を付してある。
Next, an embodiment different from the above-described embodiment will be described with reference to FIG. This figure is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above, and the elements already described are given the same numbers.

【0057】この実施形態は、図1、および図3ないし
図8における基板18に相当する部分が、他の基板1
7、19よりも平面方向に張り出した基板81に置き代
わっているところに特徴がある。この張り出した部分に
は、外部接続端子82が設けられている。外部接続端子
82は、張り出した部分の下面に設けることもできる。
In this embodiment, a portion corresponding to the substrate 18 in FIG. 1 and FIGS.
It is characterized in that it is replaced by a substrate 81 which projects in the plane direction from 7 and 19. An external connection terminal 82 is provided in the protruding portion. The external connection terminal 82 can be provided on the lower surface of the protruding portion.

【0058】この外部接続端子82は、他の半導体モジ
ュールやデバイスと接続するための端子として機能す
る。これによりさらに高機能化を図ることができる。
The external connection terminal 82 functions as a terminal for connecting to another semiconductor module or device. As a result, higher functionality can be achieved.

【0059】この図における外部接続端子82は、最も
単純な場合はこの半導体モジュール内の半導体チップ1
3の突起電極14と基板81の上面の配線パターンを用
いて電気的に接続される。この接続以外にも、例えばス
ルーホールを用いれば他の半導体チップ15の突起電極
16や基板17に設けられた外部接続端子110、もう
ひとつの基板61の突起電極62と電気的に接続するこ
とができる。これは、基板17、19、81をビルドア
ップ基板にすることによっても達成できる。
In the simplest case, the external connection terminal 82 in this figure is the semiconductor chip 1 in this semiconductor module.
3 and are electrically connected to each other by using the wiring pattern on the upper surface of the substrate 81. In addition to this connection, for example, if a through hole is used, it can be electrically connected to the protruding electrode 16 of another semiconductor chip 15, the external connection terminal 110 provided on the substrate 17, and the protruding electrode 62 of another substrate 61. it can. This can also be achieved by using the substrates 17, 19, 81 as build-up substrates.

【0060】なお、このような基板81の張り出しは、
一方向のみならず複数の方向に設けてもよいし、また、
別の基板(例えば基板19)を張り出すようにしてもよ
い。例えば、基板19を張り出し、その張り出した部位
の下面に外部接続端子を設ければ、図9に示すような半
導体モジュールと電気的に接続することができる。
The overhang of the substrate 81 is as follows.
It may be provided not only in one direction but also in multiple directions,
Another substrate (for example, substrate 19) may be extended. For example, if the substrate 19 is extended and an external connection terminal is provided on the lower surface of the extended portion, it can be electrically connected to a semiconductor module as shown in FIG.

【0061】[0061]

【発明の効果】以上詳述したように、本発明によれば、
複数の半導体チップの大きさの違いを利用して、両者を
重ね合わせて両者の機能面から、機能面上の突起電極に
平面的・立体的に位置が符合するランドを有する基板へ
の電気的接続を行うので、実装高さは半導体チップと基
板の厚みに依存し、従来の積層チップより顕著に実装高
さを減少することができる。
As described in detail above, according to the present invention,
Utilizing the difference in the size of a plurality of semiconductor chips, the two are superimposed on each other, and an electrical connection is made from both functional surfaces to a substrate having lands whose positions coincide with the projecting electrodes on the functional surface two-dimensionally and three-dimensionally. Since the connection is performed, the mounting height depends on the thickness of the semiconductor chip and the substrate, and the mounting height can be significantly reduced as compared with the conventional laminated chip.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のひとつの実施形態である半導体モジュ
ールの模式的な構成を説明する断面図。
FIG. 1 is a cross-sectional view illustrating a schematic configuration of a semiconductor module according to one embodiment of the present invention.

【図2】図1(c)に示した基板17、18、19の平
面的形状を模式的に示す図。
FIG. 2 is a diagram schematically showing a planar shape of substrates 17, 18, and 19 shown in FIG. 1 (c).

【図3】図1(b)に示した接合された半導体チップ1
1、13、15と図1(c)に示したこれに対応する基
板17、18、19とを接続した半導体モジュールを模
式的に示す断面図。
FIG. 3 shows the bonded semiconductor chip 1 shown in FIG.
Sectional drawing which shows typically the semiconductor module which connected 1,13,15 and the board | substrate 17,18,19 corresponding to this shown to FIG.1 (c).

【図4】図3に示した半導体モジュールにおいて、半導
体チップ11、13、15と基板17、18、19との
間の空隙に充填樹脂49を設けた半導体モジュールを模
式的に示す断面図。
FIG. 4 is a cross-sectional view schematically showing a semiconductor module in which a filling resin 49 is provided in a gap between semiconductor chips 11, 13, and 15 and substrates 17, 18, and 19 in the semiconductor module shown in FIG.

【図5】本発明の上記とは異なる実施形態を模式的に示
す図。
FIG. 5 is a diagram schematically showing another embodiment of the present invention.

【図6】本発明に係る半導体モジュールの上記とは異な
る実施形態を模式的に示す断面図。
FIG. 6 is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above.

【図7】本発明に係る半導体モジュールの上記とは異な
る実施形態を模式的に示す断面図。
FIG. 7 is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above.

【図8】図7で説明した半導体モジュールのもうひとつ
の基板61にデバイス71を接続、実装した場合を示す
図。
8 is a diagram showing a case where a device 71 is connected to and mounted on another substrate 61 of the semiconductor module described in FIG. 7;

【図9】本発明に係る半導体モジュールの上記とは異な
る実施形態を模式的に示す断面図。
FIG. 9 is a cross-sectional view schematically showing a different embodiment of the semiconductor module according to the present invention from the above.

【図10】MCMの外観の例を示す斜視図。FIG. 10 is a perspective view showing an example of the appearance of an MCM.

【図11】積層モジュールの外観の例を示す正面図。FIG. 11 is a front view showing an example of the appearance of the laminated module.

【符号の説明】[Explanation of symbols]

11、13、15 半導体チップ 12、14、16 突起電極 17、18、19 基板 110 外部接続端子 21、22、23 ランド 41、42、43、44 基板 49 充填樹脂 51 ボンディングワイヤ 61 基板 62 突起電極 63 外部接続端子 71 デバイス 81 基板 82 外部接続端子 11, 13, 15 Semiconductor chip 12, 14, 16 Protruding electrode 17, 18, 19 Substrate 110 External connection terminal 21, 22, 23 Land 41, 42, 43, 44 Substrate 49 Filling resin 51 Bonding wire 61 Substrate 62 Protruding electrode 63 External connection terminal 71 Device 81 Board 82 External connection terminal

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体チップと、 前記第1の半導体チップの背面に機能面が接合され前記
第1の半導体チップより背面面積の広い第2の半導体チ
ップと、 前記第1の半導体チップの機能面に設けられた突起電極
および前記第2の半導体チップの機能面であって前記第
1の半導体チップとの接合に寄与しない部位に設けられ
た突起電極に平面的・立体的に位置を合わせてランドが
設けられ前記突起電極に前記ランドが電気的に接続する
基板と、 前記基板の前記ランドが設けられた面とは反対の面に設
けられ前記ランドと電気的に導通する外部接続端子とを
有することを特徴とする半導体モジュール。
A first semiconductor chip, a second semiconductor chip having a function surface joined to a back surface of the first semiconductor chip and having a larger back surface area than the first semiconductor chip; and the first semiconductor chip. The two-dimensionally and three-dimensionally position the protruding electrode provided on the functional surface of the second semiconductor chip and the protruding electrode provided on the functional surface of the second semiconductor chip which does not contribute to the bonding with the first semiconductor chip. A substrate on which a land is provided and the land is electrically connected to the protruding electrode; and an external connection terminal provided on a surface of the substrate opposite to the surface on which the land is provided and electrically connected to the land. And a semiconductor module comprising:
【請求項2】 前記第1の半導体チップと前記第2の半
導体チップとの前記接合されたものを新たな前記第1の
半導体チップとする請求項1記載の半導体モジュール。
2. The semiconductor module according to claim 1, wherein said joined one of said first semiconductor chip and said second semiconductor chip is a new first semiconductor chip.
【請求項3】 前記突起電極と前記ランドとの前記電気
的接続は、半田材料によりなされたことを特徴とする請
求項1または2記載の半導体モジュール。
3. The semiconductor module according to claim 1, wherein the electrical connection between the projecting electrode and the land is made by a solder material.
【請求項4】 前記突起電極と前記ランドとの前記電気
的接続は、金によりなされたことを特徴とする請求項1
または2記載の半導体モジュール。
4. The electrical connection between the protruding electrode and the land is made of gold.
Or the semiconductor module according to 2.
【請求項5】 前記第1の半導体チップの機能面に設け
られた第1のボンディングパッドと前記第2の半導体チ
ップの機能面であって前記第1の半導体チップとの接合
に寄与しない部位に設けられた第2のボンディングパッ
ドとを接続するボンディングワイヤをさらに有すること
を特徴とする請求項1ないし4のいずれか1項記載の半
導体モジュール。
5. A first bonding pad provided on a functional surface of the first semiconductor chip and a functional surface of the second semiconductor chip which are not contributing to bonding with the first semiconductor chip. The semiconductor module according to any one of claims 1 to 4, further comprising a bonding wire connecting the second bonding pad provided.
【請求項6】 前記第1および第2の半導体チップと前
記基板との間の空隙を充填する樹脂をさらに有すること
を特徴とする請求項1ないし5のいずれか1項記載の半
導体モジュール。
6. The semiconductor module according to claim 1, further comprising a resin filling a gap between said first and second semiconductor chips and said substrate.
【請求項7】 前記第2の半導体チップの背面に設けら
れ前記第2の半導体チップの機能面であって前記第1の
半導体チップとの接合に寄与しない部位に設けられた第
3のボンディングパッドと第2のボンディングワイヤに
より電気的接続する導体を有する第2の基板と、 前記第2の基板の前記第2の半導体チップとは反対側の
面に設けられ前記導体と電気的に導通する第2の外部接
続端子とをさらに有することを特徴とする請求項1ない
し6のいずれか1項記載の半導体モジュール。
7. A third bonding pad provided on a back surface of the second semiconductor chip and provided on a functional surface of the second semiconductor chip and not contributing to bonding with the first semiconductor chip. And a second substrate having a conductor electrically connected to the second bonding wire by a second bonding wire; and a second substrate provided on a surface of the second substrate opposite to the second semiconductor chip and electrically connected to the conductor. 7. The semiconductor module according to claim 1, further comprising two external connection terminals.
【請求項8】 前記第2の半導体チップの背面に設けら
れ前記基板に設けられた第1の導体と電気的接続する第
2の導体を有する第2の基板と、 前記第2の基板の前記第2の半導体チップとは反対側の
面に設けられ前記第2の導体と電気的に導通する第2の
外部接続端子とをさらに有することを特徴とする請求項
1ないし6のいずれか1項記載の半導体モジュール。
8. A second substrate provided on a back surface of the second semiconductor chip and having a second conductor electrically connected to a first conductor provided on the substrate; 7. The semiconductor device according to claim 1, further comprising: a second external connection terminal provided on a surface opposite to the second semiconductor chip and electrically connected to the second conductor. The semiconductor module as described in the above.
【請求項9】 前記基板の前記ランドの存在する面は、
複数の配線基板の積層により形成された階段面であり、
この複数の配線基板のうち少なくともひとつが、他の配
線基板より平面方向に張り出しこの張り出した部位に第
3の外部接続端子を有することを特徴とする請求項1な
いし8のいずれか1項記載の半導体モジュール。
9. The surface of the substrate on which the lands exist,
A step surface formed by laminating a plurality of wiring boards,
9. The device according to claim 1, wherein at least one of the plurality of wiring boards extends in a planar direction from another wiring board and has a third external connection terminal at the projecting portion. Semiconductor module.
JP2000217840A 2000-07-18 2000-07-18 Semiconductor module Expired - Fee Related JP4083376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000217840A JP4083376B2 (en) 2000-07-18 2000-07-18 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000217840A JP4083376B2 (en) 2000-07-18 2000-07-18 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2002033443A true JP2002033443A (en) 2002-01-31
JP4083376B2 JP4083376B2 (en) 2008-04-30

Family

ID=18712895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000217840A Expired - Fee Related JP4083376B2 (en) 2000-07-18 2000-07-18 Semiconductor module

Country Status (1)

Country Link
JP (1) JP4083376B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373966A (en) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd Mounting structure for semiconductor chip and method for manufacturing the same
WO2006028155A1 (en) * 2004-09-08 2006-03-16 Nec Corporation Module type electronic component and electronic device
US7911064B2 (en) 2005-03-07 2011-03-22 Panasonic Corporation Mounted body and method for manufacturing the same
JP2011176279A (en) * 2010-01-27 2011-09-08 Honeywell Internatl Inc Multilayer integrated circuit package
US9412685B2 (en) 2012-12-07 2016-08-09 J-Devices Corporation Semiconductor device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373966A (en) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd Mounting structure for semiconductor chip and method for manufacturing the same
JP4536291B2 (en) * 2001-06-13 2010-09-01 パナソニック株式会社 Semiconductor chip mounting structure and manufacturing method thereof
WO2006028155A1 (en) * 2004-09-08 2006-03-16 Nec Corporation Module type electronic component and electronic device
JPWO2006028155A1 (en) * 2004-09-08 2008-05-08 日本電気株式会社 Module type electronic components and electronic equipment
US7911064B2 (en) 2005-03-07 2011-03-22 Panasonic Corporation Mounted body and method for manufacturing the same
JP2011176279A (en) * 2010-01-27 2011-09-08 Honeywell Internatl Inc Multilayer integrated circuit package
US9412685B2 (en) 2012-12-07 2016-08-09 J-Devices Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP4083376B2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
KR101653856B1 (en) Semiconductor device and manufacturing method thereof
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR100966684B1 (en) Semiconductor device and semiconductor module using the same
US8338963B2 (en) Multiple die face-down stacking for two or more die
KR102005830B1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
JP2019511120A (en) Backside drilling embedded die substrate
JP2003110084A (en) Semiconductor device
JP2005217205A (en) Three-dimensional semiconductor device of chip multilayer structure and spacer chip used therein
CN104685624B (en) Recombinate wafer scale microelectronics Packaging
US20130307145A1 (en) Semiconductor package and method of fabricating the same
JP4538830B2 (en) Semiconductor device
JP2003324183A (en) Semiconductor device
KR20080027586A (en) Semiconductor die module and package and fabricating method of semicondctor package
JP4047819B2 (en) Interconnection part using BGA solder ball and method for producing the same
KR101078744B1 (en) Stacked semiconductor package
JP2002033443A (en) Semiconductor module
JP2000228468A (en) Semiconductor chip and semiconductor device
KR100498470B1 (en) Multi chip package and method for manufacturing the same
KR20120126365A (en) Unit package and stack package having the same
JP2001177049A (en) Semiconductor device and ic card
KR20010073345A (en) Stack package
JP4090348B2 (en) Built-in module
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
JP3850712B2 (en) Multilayer semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees