KR950002179B1 - 반도체 다층구조의 상호혼합 방법 - Google Patents

반도체 다층구조의 상호혼합 방법 Download PDF

Info

Publication number
KR950002179B1
KR950002179B1 KR1019910008668A KR910008668A KR950002179B1 KR 950002179 B1 KR950002179 B1 KR 950002179B1 KR 1019910008668 A KR1019910008668 A KR 1019910008668A KR 910008668 A KR910008668 A KR 910008668A KR 950002179 B1 KR950002179 B1 KR 950002179B1
Authority
KR
South Korea
Prior art keywords
semiconductor
thin film
film
multilayer structure
metal
Prior art date
Application number
KR1019910008668A
Other languages
English (en)
Other versions
KR920022393A (ko
Inventor
박효훈
박경호
박성주
Original Assignee
재단법인한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 경상현 filed Critical 재단법인한국전자통신연구소
Priority to KR1019910008668A priority Critical patent/KR950002179B1/ko
Publication of KR920022393A publication Critical patent/KR920022393A/ko
Application granted granted Critical
Publication of KR950002179B1 publication Critical patent/KR950002179B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

반도체 다층구조의 상호혼합 방법.
제 1 도~제 6 도는 본 발명의 공정순서에 따른 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 다층구조의 에피택시층
3 : 플루오르화물 박막 4 : 플루오르 화물에서 변환된 금속박막
5 : 절연체 보호막 6 : 다층구조가 상호혼합된 영역
본 발명은 반도체 내에 불순물을 확산시켜 반도체 다층구조의 조직을 변화시키는 방법에 관한 것으로, CaF2, MgF2, SrF2, ZnF2, CdF2, LaF3, NdF3,CeF3등과 같은 금속-플루오르 화합물(fluoride)의 절연체 박막에 전자 빔(electron beam)을 조사(irradiation)하면 플로오르(F) 성분이 분해되어 금속박막이 남는 성질을 이용하여 해당 금속원소(Ca, Mg, Sr, Ba, Zn, Cd, La, Nd 또는 Ce)를 반도체 내에 확산시킴으로써 불순물이 확산된 영역내에 화합물 반도체를 구성하는 원소의 상호혼합(intermixing)을 촉진시켜 다층구조의 층들을 궤멸시키는 방법에 관한 것이다.
반도체 다층구조를 상호혼합시키기 위해 불순물을 확산시키는 종래의 기술은 분순물을 이온으로 주입시키고 열처리하거나, 기체상태의 원소로 확산시키거나, 또는 금속박막을 직접 표면에 증착시켜 확산시킨다.
또는 금속박막을 직접표면에 증착시켜 확산시킨다.
이와 같이 종래의 기술에서는 반도체 내의 선택적인 영역에 불순물을 확산시키기 위해 반도체 기판표면에 SiO2, Si3N4등의 절연체 박막 또는 감광제(photo resist)를 마스크로 사용하여 리소그라피(lithography) 공정을 거쳐 원하는 부분에 박막을 식각하여 개발된 기판표면을 통하여 불순물을 도핑한다.
이러한 종래의 기술에서는 마스크를 개방하기 위하여 마스크 박막을 식각해야 하고, 불순물 확산원(diffusion source)을 외부에서 별도로 공급해야 한다.
한편, 최근들어 초고집적 소자 및 광전소자의 제작에 필요한 1㎛ 이하의 미세패턴 형성을 위하여 전자빔 리소그라피 기술이 사용되고 있다.
이 전자 빔 리소그라피 기술을 위한 마스크 재료로서 플루오르화물 박막이 적합한 대상으로 활발히 연구되고 있다.
종래의 기술에서와 같이 SiO2, Si3N4등과 같은 절연체를 마스크 재료로 사용할 경우 미세형상을 형성하기 위해서는 감광제를 사용해야 하고 여러단계의 식각공정을 거쳐야 한다.
그러나, 플루오르화물 박막을 마스크로 사용하면 미세형상을 박막위에 직접 형성시킬 수 있다.
즉, 플루오르화물 박막에 전자 빔을 조사하여 플루오르(F) 성분을 분해시킴으로써 금속박막을 얻고, 금속으로 전환된 박막 부분을 건식식각 또는 습식식각 방법을 통하여 선택적으로 식각하여 미세형상을 형성시킬 수 있다.
그러나, 상기한 종래의 전자 빔 리소그라피 기술에서 전자 빔 조사로 얻은 금속박막은 식각으로 제거시키는 대상으로만 이용될뿐 확산원으로 사용된 예가 없다.
종래의 기술에서는 III-V족 화합물 반도체의 다층구조를 상호혼합시키기 위해 사용된 불순물로서 Zn, Be, Sn, S, Se, Te, Mg 등을 사용하였으며, 또한 그와 같은 불순물을 외부에서 별도로 공급한데 비해, 본 발명에서는 불순물로서 Ca, Sr, Ba, Cd, La, Nd, Ce 등의 원소를 사용하기 위하여 그와같은 원소가 함유된 플루오르화물을 전자 빔으로 분해시켜 불순물을 공급할 수 있게 한다.
특히, III-V족 반도체의 P-형 불순물용 도핑원소로 지금까지 사용된 예가 없는 Ca를 사용한다.
Ca원소의 공급원으로서 CaF2박막을 이용한다는 것이 본 발명에서 가장 중요한 점이다.
본 발명의 목적은 금속ㆍ플루오르 화합물(fluoride) 절연체 박막에 전자 빔을 조사하여 반도체 내에 원하는 불순물을 확산시킴으로써 불순물이 확산된 영역내의 화합물 반도체를 구성하는 원소의 상호혼합물을 촉진시켜 다층구조의 층들을 궤멸시킴에 따라 반도체 다층구조의 조직을 변화시키는 방법을 제공하는 것이다.
본 발명의 다른 목적은 마스크 재료인 플루오르화물로부터 확산에 필요한 불순물을 직접 얻어냄으로써 확산공정을 간단히 하며 전자 빔이 조사된 부분에만 확산처리를 함으로써 다층구조를 미세한 형상으로 제한된 영역에 고립시키는 것이다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 다층구조의 에피택셜층을 성장시키는 단계와, 반도체 다층구조 기판상에 플루오르화물 박막을 증착시키는 단계와, 증착된 플루오르화물 박막상의 원하는 영역에 전자 빔을 조사하여 원하는 영역을 금속막으로 전환시키는 단계와, 전환된 금속박막을 보호하기 위해 플루오르화물이나 다른 절연체로 보호막을 증착시키는 단계와, 열처리를 하여 금속박막으로부터 금속원소를 반도체 기판내로 확산시켜 금속 원소가 확산된 영역의 다층구조는 상호혼합되고 플루오르화물로 보호된 부분의 다층구조는 그대로 남게되는 단계를 포함하여 반도체 다층구조를 상호혼합하는 방법을 제공한다.
이하 첨부된 도면에 의하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 III-V족 화합물 반도체의 다층구조를 상호혼합시키기 위하여 Ca, Sr, Ba, Cd, La, Nd, Ce 등의 원소를 함유한 마스크 재료인 플루오르화물을 반도체 기판상에 증착한 후 원하는 영역에 전자 빔을 조사하여 금속박막을 형성하여 열처리함으로써, 마스크 재료인 플루오르화물로부터 확산에 필요한 불순물을 직접 얻을 수 있어 외부에서 별도로 불순물을 공급할 필요가 없으며, 불순물이 확산된 영역내의 화합물 반도체를 구성하는 원소의 상호혼합을 촉진시켜 반도체 다층구조의 조직을 변화시키는 방법에 관한 것이다.
제 1 도~제 6 도는 본 발명의 실시예에 따라 금속-플루오르 화합물 절연체 박막에 전자 빔을 조사하여 반도체 내에 원하는 불순물을 확산시킴으로써 불순물이 확산된 영역내의 화합물 반도체를 구성하는 원소의 상호혼합을 촉진시키는 제조공정을 나타낸 것이다.
제 1 도는 반도체 기판(1)상에 다층구조의 반도체 박막층(2)을 반도체 에피택셜층(2)의 대상 재료로서는 다음과 같은 것이있다.
○ AlxGa1-xAs/GaAs (0<x<1)
○ 격자정합된(latice matched) IN0.53Ga0.47As/InP
○ 격자정합된 InxGa1-xAsyP1-y/InP (0.53<x<1, 0<y<1)
○ 격자정합된 In0.53Ga0.47As/In0.52Al0.48As
○ 격자정합된 InGa1-xAsyP1-y/GaAs (0<x<0.48, 0<y<1)
○ 격자변형된(strained layers) InxGa1-xAs/InP (0<x<1)
○ 격자변형된 InxGa1-xAsyP1-y/InP (0<x<1, 0<y<1)
○ 격자변형된 InxGa1-xAs/InyAl1-yAs (0<x<1, 0<y<1)
○ 격자변형된 InxGa1-xAs/GaAs (0<x<1)
○ 격자정합 또는 격자변형된 Inx(AlyGa1-x)xP/GaAs (0<x<1, 0<y<1)
이상은 본 발명의 상호혼합 방법에서 활용 가능성이 가장 큰 재료계이다.
이외에도 InGaAsP/GaP, InSb/AlSb 등의 III-V 화합물 반도체에 속하는 모든 재료계가 반도체 에피택셜층(2) 재료의 대상이 될 수 있다.
반도체 에피택셜층(2)의 구조로서 다음과 같은, III-V 화합물 반도체의 초격자(superlattice), 양자우물구조(quantum well heterostructure), 격자변형된 이종구조(strained layer heter-ostructure), 단원층 이종구조(single layer heterostructure)들이 해당된다.
상기 반도체 에피택셜층(2)의 대상구조를 보다 상세히 설명하면 다음과 같다.
○ 상기 반도체 재료의 각 층의 두께가 1~100nm 범위에 들어가는 초격자 다층양자 우물구조 또는, 단층양자 우물구조.
○ 상기 반도체 재료의 각 층의 두께가 100~2000nm 범위에 들어가는 다층 또는 단층이종구조.
제 2 도는 상기 반도체 에피택셜층(2)상에 플루오르화물 박막(3)을 증착시키는 공정을 나타낸 것이다.
플루오르화물 박막(3)으로는 전자 빔에 의해 쉽게 분해되어 금속만 남길 수 있는 CaF2, MgF2, SrF2, BaF2, ZnF2, CdF2등의 II족 플루오르화물이 사용되거나 LaF3, NdF3, CeF3등의 란타늄계 회토류 금속의 플루오르화물이 사용된다.
이때, 플루오르화물 박막의 증착 두께는 반도체 에피택셜층(2)을 상호혼합시키기에 적합한 두께로 하되, 그 두께는 에피택셜층(2)의 구조와 금속막의 종류 및 확산조건에 따라 대략 수 nm에서 수천 nm 범위로 크게 달라질 수 있다.
제 3 도 및 제 4 도는 증착된 플루오르화물 박막(3)상의 원하는 영역에서 전자 빔을 조사하여 원하는 영역을 금속막으로 전환시키는 공정을 나타낸 것이다.
상기 플루오르화물 박막(3)에 전자 빔을 조사할 때 조사되는 전자 빔을 플루오르화물 박막(3)이 금속으로 전환되기에 충분한 정도의 가속에너지와 조사량을 갖도록 한다.
예를들어, 플루오르화물 박막(3)의 두께가 50~100nm일 경우에 전자 빔의 가속 에너지는 1~500KeV로 하고, 전자도스(electron dose)는 0.1~10Coulomb/cm2로 한다.
박막의 두께가 100nm보다 두꺼울 경우에는 가속에너지 또는/및 전자도스를 상기 조건보다 더 늘리고, 박막의 두께가 50nm보다 더 얇을 경우에는 상기 조건보다 더 줄인다.
금속박막(4)의 성분은 본 명세서의 앞부분에서 열거한 플루오르화물을 구성하는 금속원소이다.
예를들어 CaF2의 경우에는 Ca가 ZnF2의 경우에는 Zn이 잔류금속의 성분요소이다.
제 5 도a는 열처리 공정에서 금속박막(4)을 보호하기 위해 플루오르화물이나 다른 절연체로 보호막(5)을 증착시키는 공정을 나타낸 것이다.
금속박막(4) 부분은 열처리 공정에서 산화되거나 별질될 수 있기 때문에 그것을 방지하기 위하여 보호막을 증착한다.
공정의 편이를 위하여 제 2 도에 의해 설명된 공정에서 증착시킨 플루오르화물 박막(3)과 동일한 재료를 보호막(5)으로 증착시키거나 다른 종류의 플루오르화물 또는 SiO2, Si3N4, Al2O3등과 같은 절연체를 사용한다.
반면에 금속막(4)의 보호가 필요치 않은 경우 제 5 도b와 같이 보호막을 증착시키지 않고 확산처리를 할 수도 있다.
제 5 도의 a또는 b상태에서 행하는 확산처리를 위한 열처리 방법으로 로열처리(furnace annealing) 또는 금속열처리(rapid thermal annealing) 방법을 사용할 수 있다.
확산처리를 위한 가열온도와 시간은 반도체 에피택셜층(2)이 상호혼합될 수 있는 정도로 하면 된다.
이때, 열처리 조건은 금속막(4)의 종류와 두께, 에피택셜층(2)의 재료 및 구조의 종류와 두께, 그리고 열처리 방법에 따라서 크게 달라질 수 있다.
상기 에피택셜층(2)을 형성하는 공정에서 열거한 것과 동일한 구조를 갖는 에피택셜층(2)을 로열처리 할 경우, 그 열처리 조건은 다음과 같다.
여기서, 확산시간은 확산온도가 낮을수록, 다층구조의 각 층의 두께가 두꺼울수록, 에피택셜층(2)의 전체 두께가 두꺼울수록 길어진다.
이상과 같은 열처리 공정을 행함으로써 금속박막(4)으로부터 금속 불순물 원소를 반도체기판 내로 확산시키고 금속 불순물 원소가 확산된 영역의 다층구조는 상호혼합된다.
제 6 도는 상기 열처리 공정이 완료된 상태를 나타낸 것이다. 금속원소가 확산된 영역(6)의 다층구조가 상호혼합되는 원리는 금속 불순물 원소의 확산과정에서 반도체를 구성하는 원소들의 상호 확산이 촉진됨으로써 에피택셜층 사이의 경계가 없어지고 균일한 조성의 반도체로 합금화되어 다층구조가 궤멸되는 것이다.
예를들면 Al0.3Ga0.6As/GaAs계의 다층구조에 금속불순물이 확산되며 Al과 Ga의 상호 확산이 촉진되어 다층구조가 균일한 조성을 갖는 AlxGa1-xAs (0<x<0.3) 합금층으로 변화된다.
InxGa1-xAs/InP계 또는 InGa1-xAsyP1-y/InP계와 같이 III족 원소와 V족 원소가 모두 구별되는 다층구조인 경우에는 불순물 금속원소의 종류에 따라 첫째, In과 Ga의 상호 확산만 우선적으로 촉진되거나, 둘째, As와 P의 상호 확산만 우선적으로 촉진되거나, 세째, In과 Ga 및, As와 P 두가지 상호 확산이 모두 촉진되는 세가지 유형으로 조성이 변화될 수 있다.
다시 말하면, InxGa1-xAsyP1-y/InP계의 다층구조에서 첫번째 유형인 경우에서는 Inx'Ga1-x'AsyP1-y/Inx'Ga1-x'P다층구조로, 두번째 유형인 경우에서는 InxGa1-yAsy'P1-y/InAsy'P1-y다층구조로, 세번째 유형인 경우에는 In, Ga1-x'Asy'P1-y합금층으로 조성이 변화된다.
이중에서 금속원소가 Zn, Cd 또는 Ca인 경우에는 첫번째의 유형으로 된다.
상기한 바와같은 본 발명인 반도체 다층구조의 상호혼합 방법에 의하면, 불순물 도핑에 필요한 금속원소를 마스크 재료로 사용된 플루오르화물로부터 직접 얻을 수 있기 때문에 확산공정과 리소그라피 공정이 매우 간단하다.
또한, 플루오르화물로부터 얻어진 금속원소를 다층구조내로 확산시킴으로써 금속원소가 확산된 영역에는 다층구조가 상호혼합되고 플루오르화물로 보호된 부분에는 다층구조가 온전하게 남는다.
따라서, 다중양자우물(multiquantum well) 등의 초미세 구조를 가진 광학소자, 초고속소자 및, 광전소자 등의 소자제작에 유용하게 적용될 수 있다.

Claims (5)

  1. 반도체 기판(1)상에 다층구조의 에피택셜층(2)을 성장시키는 단계와, 상기 다층구조의 에피택셜층(2)상에 플루오르화물 박막(3)을 증착시키는 단계와, 상기 증착된 플루오르화물 박막(3)상의 원하는 영역에 전자 빔을 조사하여 소정의 영역을 금속막(4)으로 전환시키는 단계와, 상기 전환된 금속막(4)을 보호하기 위해 보호막(5)을 증착시키는 단계와, 상기 금속막(4)을 확산원으로 사용한 열처리 공정을 이용하여 상기 금속막(4)으로부터 금속 불순물 원소를 반도체 기판(1)내로 확산시켜서 상기 금속 불순물 원소가 확산된 영역의 다층구조는 상호혼합되고 상기 플루오르화물 박막(3)으로 보호된 부분의 다층구조는 그대로 남게 되는 단계를 포함하는 것을 특징으로 하는 반도체 다층구조의 상호혼합 방법.
  2. 제 1 항에 있어서, 상기 반도체 에피택셜층(2)의 재료로 III-V족 화합물 반도체를 사용하되 상기 반도체 에피택셜층(2)의 구조가 초격자 양자우물 구조임을 특징으로 하는 반도체 다층구조의 상호혼합 방법.
  3. 제 1 항에 있어서, 상호혼합을 위해 로열처리 할 경우 확산온도는 400~900℃ 확산시간은 10분~10시간으로 하되, 확산시간은 다층구조의 각 층의 두께와 상기 에피택셜층(2)의 전체 두께에 비례하고 확산온도에 반비례함을 특징으로 하는 반도체 다층구조의 상호혼합 방법.
  4. 제 1 항에 있어서, 가속에너지 1~500eV이고, 전자도스가 0.1~10coulumb/cm2인 전자 빔을 상기 플루오르화물 박막(3)에 조사함을 특징으로 하는 반도체 다층구조의 상호혼합 방법.
  5. 제 1 항에 있어서, 상기 금속막(4)의 산화 및 변질을 방지하기 위한 보호막(5)으로 플루오르화물을 사용함을 특징으로 하는 반도체 다층구조의 상호혼합 방법.
KR1019910008668A 1991-05-27 1991-05-27 반도체 다층구조의 상호혼합 방법 KR950002179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008668A KR950002179B1 (ko) 1991-05-27 1991-05-27 반도체 다층구조의 상호혼합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008668A KR950002179B1 (ko) 1991-05-27 1991-05-27 반도체 다층구조의 상호혼합 방법

Publications (2)

Publication Number Publication Date
KR920022393A KR920022393A (ko) 1992-12-19
KR950002179B1 true KR950002179B1 (ko) 1995-03-14

Family

ID=19315018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008668A KR950002179B1 (ko) 1991-05-27 1991-05-27 반도체 다층구조의 상호혼합 방법

Country Status (1)

Country Link
KR (1) KR950002179B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITCO20120015A1 (it) * 2012-04-12 2013-10-13 Nuovo Pignone Srl Metodo per la prevenzione della corrosione e componente ottenuto mediante tale metodo

Also Published As

Publication number Publication date
KR920022393A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US4771010A (en) Energy beam induced layer disordering (EBILD)
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
Coleman et al. Disorder of an AlAs‐GaAs superlattice by silicon implantation
US5482890A (en) Method of fabricating quantum dot structures
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
US4639275A (en) Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor
US6984538B2 (en) Method for quantum well intermixing using pre-annealing enhanced defects diffusion
EP0319207B1 (en) A method of producing a semi-conducteur device having a disordered superlattice
Arimoto et al. 150 mW fundamental-transverse-mode operation of 670 nm window laser diode
DE69630714T2 (de) Lichtemittierende Halbleitervorrichtung und deren Herstellung
EP1906461B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP2760596B2 (ja) 導波路構造を有する半導体デバイスおよびその製造方法
GB2293489A (en) Method of fabricating a semiconductor laser
JPS63155713A (ja) 半導体微細構造の製造法
KR950002179B1 (ko) 반도체 다층구조의 상호혼합 방법
US5092957A (en) Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching
JPH0315334B2 (ko)
KR950007484B1 (ko) 플루오르화물 박막을 이용한 반도체내 불순물 확산방법
WO2021099100A2 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
JP3149879B2 (ja) 半導体レーザ
US7151061B1 (en) Method of selective post-growth tuning of an optical bandgap of a semi-conductor heterostructure and products produced thereof
US5346856A (en) Method of making a selective compositional disordering of a GaAs based heterostructure by the in-diffusion of Au through a single crystal, epitaxially grown Ge film
KR0175441B1 (ko) 애벌랜치 포토다이오드의 제조방법
WO2022194453A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
TW439335B (en) A semiconductor laser and the fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee