KR950001595B1 - 그래픽 제어 회로에서의 어드레스 자동 증가 회로 - Google Patents

Abstract

내용없음.

Description

그래픽 제어 회로에서의 어드레스 자동 증가 회로

제1도는 본 발명의 개략적인 블럭 구성도.

제2도는 어드레스 콘트롤러의 상세 회로도.

제3도는 어드레스 발생기의 상세 회로도.

제4도는 타이밍 발생기의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : 어드레스 콘트롤러

3 : 피포 콘트롤러 4 : 메모리부

5 : 어드레스 레지스터 6 : 타이밍 발생기

7 : 로딩 카운터 8 : 인버터

본 발명은 컴퓨터 상에서 그래픽 제어 기능을 수행할 때 신속하고 용이하게 데이타를 처리하기 위한 그래픽 제어 회로에서의 어드레스 자동 증가 회로에 관한 것이다.

일반적으로 하드웨어적인 CPU의 데이타 처리시 해당 데이타와 어드레스를 쓰도록 명령을 프로그램하여야 한다. 이 때 매 처리시마다 새로이 어드레스를 지정해주는 명령을 내려야하므로 그래픽 기능을 처리할 때에 처리 속도에 영향을 주는 문제점이 있었다.

상기 문제점을 해결하기 위하여 안출된 본 발명은, 그래픽 기능을 보강하기 위하여 사용된 회로로서 하드웨어적으로 CPU의 데이타 처리를 효율적으로 수행할 수 있도록 하였다. 즉, 임의의 메모리 번지에 CPU가 데이타를 피포에 쓰게 되면 다음 번지를 지정할 필요없이 데이타를 연속해서 쓸 수 있는데, 일 예로 화면상에 라인(LINE)이나 박스(BOX)같은 그래픽을 구현한다고 하면 메모리의 연속된 번지를 사용하게 되는데 이 때 CPU는 지정된 번지부터 데이타만 계속 쓰게 되면 어드레스는 자동적으로 증가되므로써 프로그램 수행이 신속하게 이루어지도록 하는 그래픽 제어 회로에서의 어드레스 자동 증가 회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 8비트 데이타와, 쓰기 신호(/WR)와 어드레스 데이타를 출력하는 CPU와, 상기 CPU로부터의 어드레스 신호와 쓰기 신호를 인가받는 어드레스 콘트롤수단, 상기 어드레스 콘트롤 수단의 출력인 어드레스 데이타를 인가받고, 상기 CPU(1)로부터의 쓰기 신호와, 데이타를 인가받으며, 상기 어드레스 콘트롤 수단을 위해 오토-클럭신호를 피드백시키는 피포 콘트롤 수단, 상기 피포 콘트롤 수단의 데이타 신호와 어드레스 신호를 인가받아 저장하며 외부로부터의 신호를 인가하여 저장하는 메모리부 수단, 상기 CPU로부터의 /WR신호를 입력으로 하고, 타입력단으로는 포트 신호를 인가받는 NOR 연산수단, 및 상기 CPU로부터의 출력을 인가받고 상기 NOR 연산수단의 출력신호를 인가받아 상기 어드레스 콘트롤 수단의 오토 신호로 인가하기 위한 래치 플립-플롭을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 개략적인 블럭 구성도이다.

도면에서, 1은 CPU, 2는 어드레스 콘트롤러, 3은 피포 콘트롤러, 4는 메모리부, 4-1은 래치 플립-플롭, 4-2는 NOR 게이트를 각각 나타낸다.

도면에 도시한 바와 같이, 8비트 데이타와, 쓰기 신호(/WR)와 어드레스 데이타를 출력하는 CPU(1)와, 상기 CPU(1)로부터의 어드레스 신호와 쓰기 신호를 인가받는 어드레스 콘트롤러(2)와, 상기 어드레스 콘트롤러(2)의 출력인 어드레스데이타를 인가받고, 상기 CPU(1)로부터의 쓰기 신호와, 데이타를 인가받으며, 상기 어드레스 콘트롤러(2)의 제어를 위해 오토 클럭단으로 오토 클럭신호를 피드백시키는 피포 콘트롤러(3)와, 상기 피포 콘트롤러(3)의 데이타 신호와 어드레스 신호를 인가받아 저장하며 외부로부터의 신호를 인가하여 저장하는 메모리부(4)와, 상기 CPU(1)로 부터의 /WR 신호를 입력으로 하고, 타입력단으로는 포트 신호를 인가받는 NOR 게이트(4-2)와, 상기 CPU(1)로부터의 출력신호를 인가받고 상기 NOR 게이트(4-2)의 출력신호를 인가받아 상기 어드레스 콘트롤러(2)의 오토 신호로 인가하기 위한 래치 플립-플롭(4-1)로 구성된다.

자세히 설명하면, 메모리부(4)의 임의의 번지에 데이타를 쓰기 위해서는 CPU(1)가 해당 데이타와 어드레스를 쓰도록 명령한다. 그리고, 어드레스 콘트롤러를 통해 CPU(1)가 최초의 어드레스 번지만을 지정하면, 그 이후 CPU(1)는 데이타를 쓰기만 하면 되도록 어드레스를 자동으로 증가시킨다.

피포 콘트롤러(3)는 시스팀 상에서 효율을 높이기 위하여 사용되는 블럭으로서 상기 CPU(1)의 데이타 및 어드레스를 피포 형태로 저장함으로써 상기 CPU(1)의 대기 시간을 감소시킨다. 여기서, CPU(1)의 대기 시간은 상기 메모리(4)의 리프레시 기산이나 속도가 빠른 화면의 디스플레이시 충돌이 생기는 시간을 의미하며, 상기 CPU(1)는 데이타 및 어드레스가 상기 피포 콘트롤러(3)에 먼저 저장되므로 상기 메모리(4)와 직접 연관되지는 않는다. 이처럼 상기 피포 콘트롤러(3)가 완충역할을 하므로써 상기 CPU(1)의 대기상태를 감소시킬 수 있는 것이다.

제2도는 어드레스 콘트롤러의 상세 회로도이다.

도면에서, 5는 어드레스 레지스터, 6은 타이밍 발생기, 7은 로딩 카운터, 8은 인버터를 각각 나타낸다.

도면에 도시한 바와 같이, 어드레스 레지스터(5)는 상기 CPU(1)의 어드레스 데이타를 쓰기(/WR) 신호의 액티브 시에 셋팅하게 되며, 외부로부터 9비트 데이타를 인가받는다.

로딩 카운터(7)는 상기 어드레스 레지스터(5)와 동시에 상기 쓰기 신호를 인버터(8)에 의한 반전신호로 전환시켜 데이타 로드 신호로 사용하여 저장한다.

타이밍 발생기(6)는 상기 쓰기 신호를 인가받고 오토(AUTO)신호와 상기 피포 콘트롤러(3)로부터의 오토 클럭(AUTO CLK) 신호를 인가받고 그래픽 보드 상에서 제공되는 기본 클럭신호인 비디오 클럭 신호를 인가받는다.

또한, 상기의 오토 신호는 1비트 래치 플립-플롭의 출력으로부터 얻을 수 있는데, 얻는 방법은 보통의 레지스터와 마찬가지로 CPU의 1포트 어드레스를 할당받아 이 포트 어드레스 신호와 /WR신호의 액티브에 의해 얻을 수 있다.

상기 구성의 동작 및 작용 효과를 살펴보면, 어드레스 레지스터(5)는 상기 CPU(1)의 어드레스 데이타를 쓰기(/WR)신호의 액티브시에 셋팅하게 되는 동시에, 로딩 카운터(7)에도 저장하게 되는데 이는 상기 쓰기(/WR) 신호의 반전신호를 데이타 로드 신호로 사용하기 때문이다. 상기 로딩 카운터(7)는 데이타의 로드를 수행할 수 있도록 플립-플롭으로 구성한 업 - 카운터(UP - COUNTER)이며, 상기 로딩 카운터(7)에 로드된 데이타는 곧바로 어드레스가 되고, 상기 타이밍 발생기(6)의 출력신호에 동기되어 쓰기(/WR)신호가 인가될 때마다 카운트가 증가한다. 이때 상기 어드레스 레지스터(5)와 타이밍 발생기(6)의 쓰기(/WR)신호는 동일하지만 어드레스 레지스터(5)의 쓰기(/WR)신호는 상기 어드레스 콘트롤러(2)의 내부 레지스터에 셋팅할 때이고, 상기 타이밍 발생기(6)는 상기 메모리부(4)에 쓰고자 하는 데이타의 어드레스를 생성하기 위한 클럭으로 사용된다.

그리고, 상기 타이밍 발생기(6)로 입력되는 오토 클럭은 상기 피포 콘트롤러(3)에서 데이타 및 해당 어드레스를 완전히 저장했을 때 다음 번지로 포인트를 옮기기 위한 상기 피포 콘트롤러(3)내의 업-카운트 신호로서 이 신호가 오토 클럭으로 사용된다. 이것은 상기 피포 콘트롤러(3)의 피포 제어에 타이밍 지연 현상이 생기기 때문이며, 이러한 이유를 무시하고 상기 쓰기(/WR)신호를 어드레스 자동 증가를 위한 클럭으로 사용할 경우, 피포에 저장되는 어드레스는 해당 어드레스의 완벽한 액세스를 못하고도 증가된 어드레스를 액세스할 수 있기 때문이다. 그러므로 이를 방지하기 위하여 상기 피포 콘트롤러(3)가 해당 어드레스를 완벽하게 액세스한 뒤 다음 번지로 옮기는 시점을 어드레스 증가시점으로 하였다.

그런데, 이처럼 상기 메모리부(4)의 로우 어드레스(low address)와 컬럼 어드레스(column address)를 생성하기 위해서는 동일한 구성의 어드레스 생성 블럭이 2개가 필요하다.

제3도는 어드레스 발생기의 상세 회로도로서, 도면에서 9 내지 11은 D플립-플롭, 12는 OR게이트를 각각 나타낸다.

도면에 도시한 바와같이, 상기 CPU(1)로부터의 쓰기(/WR) 신호를 일입력으로 하고 오토신호를 타입력으로 인가받아 논리합 연산하는 OR게이트(12)의 출력신호에 동기되고, D입력단으로 전원(Vcc)을 인가받아 출력하는 D플립-플롭(9), 상기 D플립-플롭(9)의 출력단(Q)에 D입력단으로 연결되며 상기 D플립-플롭(9)과 동일하게 접속되어 출력단(Q)으로 클럭신호를 출력하는 D플립-플롭(10), 상기 D플립-플롭(10)의 출력단(Q)에 D입력단이 연결되고 외부로부터의 비디오 클럭신호에 동기되어 출력단(Qn)으로 상기 D플립-플롭(9)과 상기 D플립-플롭(10)의 CDN단자로 제어 신호를 출력하는 D플립-플롭(11)으로 구성된다.

이는 상기 CPU(1)가 피포에 쓰기를 수행할 경우 피포는 해당데이타 및 어드레스를 저장한 후 오토 클럭신호를 생성하는데, 이 신호는 쓰기(/WR) 신호를 적합한 타이밍 지연 후에 상기 로딩 카운터(7)의 클럭으로 인가되도록 한다. 그리고, 비디오 클럭은 상기 CPU(1)의 클럭신호보다는 작은 값이므로 클럭신호를 클리어시키기 위해 사용할 수 있다.

제4도는 타이밍 발생기의 타이밍도이다.

피포의 오토 클럭은 보통 비디오 클럭에 동기되어 생성된다.

따라서, 본 발명을 이용하여 그래픽 기능을 처리할 경우 프로그램이 단순하게 되어 CPU가 수행해야 하는 처리의 가지수를 대폭 감소시킬 수 있으며, 보다 빠른 그래픽 기능을 수행할 수 있는 효과가 있다.

Claims (3)

1. 8비트 데이타와, 쓰기 신호(/WR)와 어드레스 데이타를 출력하는 CPU(1)와, 상기 CPU(1)로부터의 어드레스 신호와 쓰기 신호를 인가받는 어드레스 콘트롤 수단(2), 상기 어드레스 콘트롤 수단(2)의 출력인 어드레스 데이타를 인가받고, 상기 CPU(1)로부터의 쓰기 신호와, 데이타를 인가받으며, 상기 어드레스 콘트롤 수단(2)의 오토 클럭단으로 오토 클럭신호를 피드백시키는 피포 콘트롤 수단(3), 상기 피포 콘트롤 수단(3)의 데이타 신호와 어드레스 신호를 인가받아 저장하며 외부로부터의 신호를 인가하여 저장하는 메모리 수단(4), 상기 CPU(1)로부터의 /WR 신호를 입력으로 하고, 타입력단으로는 포트 신호를 인가받는 NOR 연산수단(4-2), 및 상기 CPU(1)로부터의 출력을 인가받고 상기 NOR 연산수단(4-2)의 출력신호를 인가받아 상기 어드레스 콘트롤 수단(2)의 오토 신호로 인가하기 위한 래치 플립-플롭(4-1)을 구비하는 것을 특징으로 하는 그래픽 제어 회로에서의 어드레스 자동 증가 회로.
2. 제1항에 있어서, 상기 어드레스 콘트롤 수단(2)은, 상기 CPU(1)의 어드레스 데이타를 쓰기(/WR) 신호의 액티브 시에 셋팅하게 되며, 외부로부터 9비트 데이타를 인가받는 어드레스 레지스터 수단(5), 상기 어드레스 레지스터수단(5)과 동시에 상기 쓰기 신호의 반전신호를 데이타 로드 신호로 사용하여 저장하는 로딩 카운트 수단(7), 상기 쓰기 신호를 인가받고 오토(AUTO)신호와 상기 피포 콘트롤 수단(3)으로부터의 오토 클럭(AUTO CLK) 신호를 인가받고 외부의 그래픽 보드로부터 비디오 클럭 신호를 인가받는 타이밍 발생 수단(6)을 구비하고 있는 것을 특징으로 하는 그래픽 제어 회로에서의 어드레스 자동 증가 회로.
3. 제2항에 있어서, 상기 타이밍 발생 수단(6)은, 상기 CPU(1)로부터의 쓰기(/WR) 신호를 일입력으로 하고 오토신호를 타입력으로 인가받아 논리합 연산하는 OR연산 수단(12), 상기 OR연산 수단(12)의 출력신호에 동기되고, D입력단으로 전원(Vcc)을 인가받아 출력하는 제1 D플립-플롭(9), 상기 제1 D플립-플롭(9)의 출력단(Q)에 D입력단으로 연결되며 상기 제1 D플립-플롭(9)과 동일하게 접속되어 출력단(Q)으로 클럭신호를 출력하는 제2 D플립-플롭(10), 상기 제2 D플립-플롭(10)의 출력단(Q)에 D입력단이 연결되고 외부로부터의 비디오 클럭신호에 동기되어 출력단(Qn)으로 상기 제1 D플립-플롭(9)과 상기 제2 D플립-플롭(10)의 CDN단자로 제어신호를 출력하는 제3 D플립-플롭(11)을 구비하고 있는 것을 특징으로 하는 그래픽 제어 회로에서의 어드레스 자동 증가 회로.