KR950000654B1 - Self-alignment method tft gate metal layer - Google Patents
Self-alignment method tft gate metal layer Download PDFInfo
- Publication number
- KR950000654B1 KR950000654B1 KR1019880012854A KR880012854A KR950000654B1 KR 950000654 B1 KR950000654 B1 KR 950000654B1 KR 1019880012854 A KR1019880012854 A KR 1019880012854A KR 880012854 A KR880012854 A KR 880012854A KR 950000654 B1 KR950000654 B1 KR 950000654B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- pattern
- thin film
- source
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 title claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910017875 a-SiN Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
제 1a 도 내지 1e 도는 종래 박막트랜지스터의 소오스, 드레인 제조순서를 보인 공정도,1a to 1e is a process chart showing the source, drain manufacturing procedure of a conventional thin film transistor,
제 2a 도 내지 2g 도는 본 발명 박막트랜지스터의 소오스, 드레인 제조순서를 보인 공정도.2a to 2g is a process chart showing the source, drain manufacturing procedure of the thin film transistor of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,21 : 유리판 2,22 : Cr1,21:
3 : a-SiN 4,24 : a-Si : H3: a-SiN 4,24: a-Si: H
5 : n+a-Si : H 6,25 : SiO2 5: n + a-Si:
7,21 : Al 23 : SiN7,21: Al 23: SiN
26 : 포지티브포토레지스트26: positive photoresist
본 발명은 박막트랜지스터의 공정에 관한 것으로, 특히 게이트금속층(gate metal)인 Cr을 이용하여, 소오스, 드레인을 자체정렬(Self-alignment)함으로써 포토리쏘그라피(Photo lethography)의 마스크스텝(mask step)을 줄이는데 적당하도록 한 박막트랜지스터의 게이트 금속층에 의한 소오스, 드레인 패턴(pattern)자체 정렬 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a process for thin film transistors, and in particular, a mask step of photo lethography by self-aligning a source and a drain using Cr as a gate metal layer. A method of self-aligning a source and a drain pattern by a gate metal layer of a thin film transistor, which is suitable for reducing the number of transistors.
일반적으로 박막트랜지스터는 액정칼라티브이(TV)에 있어서, 각 화소의 하나하나에 형성된 후 각 화소를 구동시켜 주는 역할을 하는 것으로, 게이트에 가해준 전압에 따라 소오스와 드레인이 턴온, 턴오프되어 스위칭되면서 각 화소를 조정하게 된다.In general, a thin film transistor is formed in one of each pixel and drives each pixel. The source and the drain are turned on and off depending on the voltage applied to the gate. As you adjust each pixel.
여기서 박막트랜지스터는 각 화소 하나하나를 정확하게 조정해야 하고 가해진 빛에 의해 영향을 크게받지 않아야 하기 때문에 주로 역스태거(inverter stagger)형 박막트랜지스터를 사용한다.The thin film transistors mainly use inverter stagger type thin film transistors because each pixel must be precisely adjusted and must not be greatly affected by the applied light.
이와같은 점을 감안한 종래 박막트랜지스터의 소오스, 드레인 제조공정은 제 1a 도에 도시한 바와같이, 유리판(1)전면에 Cr(2)을 증착한 후 포토레지스트(photo resist)를 입혀 패턴(pattern)을 형성하고, 제 1b 도에 도시한 바와같이, 상기 Cr패턴(2)위에 a-SiN(3) a-Si : H(4), n+a-Si : H(5)층을 증착하고, 제 1c 도에 도시한 바와같이, 포토레지스트를 입혀 패턴을 형성하고, 제 1d 도에 도시한 바와같이, 전면에 패시베이션(passivation)용 SiO2(6)을 증착한 후 패턴을 형성하고, 제 1e 도에 도시한 바와같이, 전면에 Al(7)층을 입힌 후 소오스, 드레인접촉(Contact) 패턴을 형성한다.In view of the above, the source and drain manufacturing processes of the conventional thin film transistor are formed by depositing Cr (2) on the entire surface of the glass plate 1 and then applying a photoresist as shown in FIG. 1A. As shown in FIG. 1B, a-SiN (3) a-Si: H (4), n + a-Si: H (5) layers are deposited on the
여기서 게이트 금속층으로 사용되는 상기 Cr 패턴에 있어서는 유리(1)위에 증착된 Cr(2)위에 포토레지스트를 바른 후 소프트베이크(Soft bake)를 거치고, 게이트 마스크 1장을 사용하여 얼라이너(aligner)로서 표출한다.In the Cr pattern used as the gate metal layer, a photoresist is applied on Cr (2) deposited on the glass (1), followed by a soft bake, and used as an aligner using one gate mask. Express.
이와동시에 표출된 얼라이너가 디벨러프(develop), 하드베이크(hard bake)를 거친 후 Cr에칭기에 넣어 Cr 게이트 패턴을 형성하고, 포토레지스트를 제거한다.At the same time, the aligner expressed at the same time passes through a developer, hard bake, and is placed in a Cr etching machine to form a Cr gate pattern, and then remove the photoresist.
이와같이된 포토리쏘그라피공정이 상기 n+a-Si : H(5), 소오스 및 드레인 패턴형성이 개개의 마스크를 만들어 패턴을 만들어야 하므로 공정이 복잡해질 뿐아니라 수율(Yield)에 있어서도 좋지않게 되고, 제조단가가 높아지게 되는 문제점이 있었다.This photolithography process is not only complicated, but also not good yield (Yield), because the n + a-Si: H (5), source and drain pattern formation must be made to make a pattern by making individual masks, There was a problem that the manufacturing cost increases.
본 발명은 이와같은 종래의 문제점을 해결하기 위해 역스태거형 박막트랜지스터에 있어서 Cr 게이트 패턴이 마스크 역할을 하여 포토레지스트를 감광시킨 후 소오스, 드레인 패턴을 형성시킴으로써 포토리쏘그라피 공정의 마스크 공정을 줄이도록 한 박막트랜지스터의 게이트 금속층에 의한 소오스, 드레인 패턴자체 정렬방법을 창안한 것으로, 이를 첨부한 도면에 의해 상세히 설명하면 다음과 같다.The present invention is to reduce the mask process of the photolithography process by forming a source, drain pattern after the photoresist is exposed to the photoresist Cr as a mask in the reverse staggered thin film transistor in order to solve such a conventional problem Invented a method of aligning the source and drain patterns by the gate metal layer of a thin film transistor, which will be described in detail with reference to the accompanying drawings.
제 2a 도 내지 2g 도는 본 발명 박막트랜지스터의 소오스, 드레인 제조순서를 보인 공정도로서 이에 도시한 바와같이 (a)는 Cr(22) 패턴형성, (b)는 SiN(23), a-Si : H(24), SiO2(25) 층형성, (c)는 포지티브(positive) 포토레지스트(26)형성, (d)는 포지티브포토레지스트 패턴형성, (e)는 SiO2(25)에칭형성, (f)는 Al(27)증착, (g)는 포지티브포토레지스트(26)의 리프트오프(lift off)공정을 나타낸 것이다.2a to 2g are process diagrams showing the source and drain manufacturing procedures of the thin film transistor of the present invention, as shown in (a), Cr (22) pattern formation, (b) SiN (23), a-Si: H (24), SiO 2 (25) layer formation, (c) formation of
이와같이 구성된 본 발명 역스태거 박막트랜지스터의 제조공정을 설명하면 다음과 같다. 유리판(21)위에 Cr(22)을 증착한 후 포토레지스트를 입혀 패턴을 형성하고, 제 2b 도에 도시한 바와같이, SiN(23), a-Si : H(24), SiO2(25)를 증착한다.The manufacturing process of the reverse staggered thin film transistor of the present invention configured as described above is as follows. After depositing Cr (22) on the
그리고 제 2c 도에 도시한 바와같이, 상기 SiO2(25)위의 전면에 포지티브포토레지스트(26)를 도포시킨 후 상기 Cr(22) 게이트측의 반대편에서 얼라이너를 이용하여 빛을 조사하면, 포지티브포토레지스트(26)가 선택적으로 감광되며, 이의 샘플을 제거기(remover)에 넣으면, 제 2d 도에 도시한 바와같이, 포지티브포토레지스트(26) 패턴이 형성된다.As shown in FIG. 2C, after the
이때 다시 제 2e 도에 도시한 바와같이, SiO2(25)를 선택적으로 에칭하고, 제 2f 도에 도시한 바와같이, n+a-Si : H를 PECVD(Plasma Enhanced Chemical Vapor Desposition)로 증착한 후 Al(27)을 전자비임으로 증착하여 드레인, 소오스를 형성한다.At this time, as shown in FIG. 2E,
이와같이 한 후 포토레지스트 제거기에 넣어 포지티브포토레지스트(26)를 리프트 오프시킴으로써 제 2f 도에 도시한 바와같은 역스태거 박막트랜지스터가 형성된다.After doing this, the
따라서 Cr(22) 게이트 패턴이 마스크 역할을 하여 포토레지스트(26)를 선택적으로 감광시킨 후 소오스, 드레인의 패턴을 형성시킴으로써 게이트 Cr(22)패턴과 같은 형태로 채널이 형성되는 것이다.Therefore, the
이상에서 설명한 바와같이 본 발명은 Cr게이트 패턴이 마스크 역할을 하여 소오스, 드레인의 패턴을 형성시켜주므로 현재 액정구동형 칼라티브이에서 가장 널리 사용되고 있는 역스태거형 박막트랜지스터에 있어서, 공정상에 큰 비용을 차지하는 마스크수를 줄일 뿐만아니라 공정의 스텝을 간단하고 쉽게 만들어 실용성을 향상시킬 수 있는 효과가 있다.As described above, in the present invention, since the Cr gate pattern serves as a mask to form a source and a drain pattern, the present invention has a large cost in the process of the staggered thin film transistor which is most widely used in the liquid crystal driving type. In addition to reducing the number of masks occupied, there is an effect of improving the practicality by making the process steps simple and easy.
또한 소오스, 드레인의 접촉정렬을 확실하게 해줄 수 있는 효과가 있다.In addition, there is an effect that can ensure the contact alignment of the source and drain.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880012854A KR950000654B1 (en) | 1988-09-30 | 1988-09-30 | Self-alignment method tft gate metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880012854A KR950000654B1 (en) | 1988-09-30 | 1988-09-30 | Self-alignment method tft gate metal layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900005559A KR900005559A (en) | 1990-04-14 |
| KR950000654B1 true KR950000654B1 (en) | 1995-01-27 |
Family
ID=19278194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880012854A KR950000654B1 (en) | 1988-09-30 | 1988-09-30 | Self-alignment method tft gate metal layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000654B1 (en) |
-
1988
- 1988-09-30 KR KR1019880012854A patent/KR950000654B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900005559A (en) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759627B1 (en) | Method of patterning thin film and TFT array substrate using it and production method therefor | |
| JPH01124824A (en) | Production of thin film transistor | |
| JPH03283539A (en) | Manufacture of thin film semiconductor device | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| JPS6359266B2 (en) | ||
| JP2002151381A (en) | Method for forming pattern | |
| KR950000654B1 (en) | Self-alignment method tft gate metal layer | |
| KR100336881B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device | |
| KR20070072371A (en) | Method for manufacturing a bottom substrate of a liquid crystal display device | |
| JP3071964B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH0488641A (en) | Manufacture of thin film transistor | |
| KR20020002051A (en) | Method of manufacturing tft-lcd | |
| KR100507283B1 (en) | A method for manufacturing of thin film transistor liquid crystal display | |
| JPH04326769A (en) | Thin film transistor and manufacture thereof | |
| JP2877363B2 (en) | Method for manufacturing thin film transistor | |
| KR100290919B1 (en) | Method for manufacturing thin film transistor | |
| KR100198556B1 (en) | Structure of thin film transistor and fabrication method thereof | |
| JPH0262050A (en) | Manufacture of thin-film transistor | |
| KR20020057019A (en) | Method for manufacturing thin film transistor lcd | |
| KR100304911B1 (en) | Method for manufacturing thin film transistor | |
| JPH03157624A (en) | Production of thin-film transistor | |
| JP2782829B2 (en) | Method for manufacturing thin film transistor | |
| KR0156215B1 (en) | Fully self-aligned thin film transistor | |
| JPH0562996A (en) | Manufacture of thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19971229 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |