JP2782829B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP2782829B2
JP2782829B2 JP22740589A JP22740589A JP2782829B2 JP 2782829 B2 JP2782829 B2 JP 2782829B2 JP 22740589 A JP22740589 A JP 22740589A JP 22740589 A JP22740589 A JP 22740589A JP 2782829 B2 JP2782829 B2 JP 2782829B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
light
film
thin film
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22740589A
Other languages
Japanese (ja)
Other versions
JPH0391248A (en
Inventor
広 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP22740589A priority Critical patent/JP2782829B2/en
Publication of JPH0391248A publication Critical patent/JPH0391248A/en
Application granted granted Critical
Publication of JP2782829B2 publication Critical patent/JP2782829B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、遮光膜を備えた薄膜トランジスタの製造方
法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a thin film transistor provided with a light shielding film.

〔従来の技術〕[Conventional technology]

例えばTFTアクティブマトリックス型液晶表示素子の
画素電極選択用薄膜トランジスタ等、光にさらされる条
件下で使用される薄膜トランジスタでは、半導体層に光
が当ってトランジスタにリーク電流を発生させるのを防
ぐために、前記半導体層のゲート電極と対向しない側に
遮光膜を設けている。
For example, in a thin film transistor used under conditions of exposure to light, such as a thin film transistor for selecting a pixel electrode of a TFT active matrix type liquid crystal display device, the semiconductor is used to prevent a semiconductor layer from being exposed to light and causing a leak current in the transistor. A light-shielding film is provided on the side of the layer not facing the gate electrode.

このような遮光膜を備えた薄膜トランジスタは、従
来、次のような方法で製造されている。
A thin film transistor provided with such a light-shielding film is conventionally manufactured by the following method.

第2図はTFTアクティブマトリックス型液晶表示素子T
FTパネルに形成される画素電極選択用薄膜トランジスタ
を製造する従来の製造工程を示している。なお、この薄
膜トランジスタは逆スタガー型のものである。
Fig. 2 shows a TFT active matrix liquid crystal display element T
1 shows a conventional manufacturing process for manufacturing a pixel electrode selecting thin film transistor formed on an FT panel. Note that this thin film transistor is of an inverted stagger type.

この薄膜トランジスタの製造方法を説明すると、まず
第2図(a)に示すように、ガラス等からなる透明基板
1の上にクロム等からなる金属膜を堆積させこれをフォ
トリソグラフィ法によりパターニングする方法でゲート
電極2を形成した後、その上に基板1全面にわたって、
窒化シリコン(SiN)からなる透明なゲート絶縁膜3
と、i型アモルファス・シリコン(i−a−Si)からな
る半導体層4と、n型不純物をドープしたアモルファス
・シリコン(n+−a−Si)からなるn型半導体層5と、
ソース,ドレイン電極となるクロム等の金属膜6とを順
次堆積させる。
The method of manufacturing this thin film transistor will be described. First, as shown in FIG. 2 (a), a metal film made of chromium or the like is deposited on a transparent substrate 1 made of glass or the like, and this is patterned by photolithography. After the gate electrode 2 is formed, the entire surface of the substrate 1 is formed thereon.
Transparent gate insulating film 3 made of silicon nitride (SiN)
A semiconductor layer 4 made of i-type amorphous silicon (ia-Si), an n-type semiconductor layer 5 made of amorphous silicon (n + -a-Si) doped with n-type impurities,
A metal film 6, such as chromium, serving as source and drain electrodes is sequentially deposited.

次に第2図(b)に示すように、上記金属膜6をフォ
トリソグラフィ法によりパターニングしてソース電極6a
およびドレイン電極6bを形成するとともに、続いてその
下のn型半導体層5をソース,ドレイン電極6a,6bの形
状にパターニングする。
Next, as shown in FIG. 2B, the metal film 6 is patterned by photolithography to form a source electrode 6a.
And the drain electrode 6b are formed, and then the n-type semiconductor layer 5 thereunder is patterned into the shapes of the source and drain electrodes 6a and 6b.

次に第2図(c)に示すように、上記半導体層4をフ
ォトリソグラフィ法によりトランジスタ素子形状にパタ
ーニングして薄膜トランジスタの素子部分を完成する。
Next, as shown in FIG. 2C, the semiconductor layer 4 is patterned into a transistor element shape by a photolithography method to complete an element portion of the thin film transistor.

次に第2図(d)に示すように、上記ゲート絶縁膜3
の上に、ITO等からなる透明画素電極10をその一端部を
上記ソース電極6aに重ねて形成する。
Next, as shown in FIG.
On this, a transparent pixel electrode 10 made of ITO or the like is formed so that one end thereof is overlapped with the source electrode 6a.

次に第2図(e)に示すように、基板1全面にわたっ
て、窒化シリコンからなる透明な上部絶縁膜7と、クロ
ム等の金属からなる遮光膜8を順次堆積させ、この後上
記遮光膜8をフォトリソグラフィ法により半導体層4の
チャンネル領域(ソース,ドレイン電極6a,6b間の部
分)を覆う所定の形状にパターニングして、遮光膜8を
備えた薄膜トランジスタを完成する。
Next, as shown in FIG. 2E, a transparent upper insulating film 7 made of silicon nitride and a light shielding film 8 made of a metal such as chromium are sequentially deposited over the entire surface of the substrate 1, and thereafter, the light shielding film 8 is formed. Is patterned by photolithography into a predetermined shape covering a channel region (a portion between the source and drain electrodes 6a and 6b) of the semiconductor layer 4 to complete a thin film transistor provided with a light shielding film 8.

なお、薄膜トランジスタには、半導体層4とソース,
ドレイン電極6a,6bとの間にn型半導体層5を設けてい
ないものもあり、このトランジスタを製造する場合は、
上記n型半導体層5の形成工程は不要となる。
The thin film transistor includes a semiconductor layer 4 and a source,
In some cases, the n-type semiconductor layer 5 is not provided between the drain electrodes 6a and 6b.
The step of forming the n-type semiconductor layer 5 becomes unnecessary.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、上記従来の製造方法では、上記遮光膜
8を、薄膜トランジスタの素子部分を完成した後に、そ
の上に上部絶縁膜7と遮光膜8を形成しているため、薄
膜トランジスタを製造するのに、ゲート電極2のパター
ニングと、ソース,ドレイン電極6a,6bのパターニング
と、半導体層4のパターニングと、遮光膜8のパターニ
ングとの4回のパターニングを行なわなければならず、
したがって、パターニング工程数が多くてコスト高とな
るし、また、パターニング工程数が多いということは、
パターニング工程時のマスク合わせ誤差等の発生率を高
くすることにつながるために、製造歩留を悪くする原因
ともなっていた。
However, in the above-described conventional manufacturing method, the light-shielding film 8 is formed after the element portion of the thin-film transistor is completed, and then the upper insulating film 7 and the light-shielding film 8 are formed thereon. Four patterning operations of patterning the electrode 2, patterning the source and drain electrodes 6a and 6b, patterning the semiconductor layer 4, and patterning the light shielding film 8 must be performed.
Therefore, the number of patterning steps is large and the cost is high, and the fact that the number of patterning steps is large means that
Since this leads to an increase in the occurrence rate of a mask alignment error or the like in the patterning process, it also causes a reduction in manufacturing yield.

本発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、遮光膜を備えた薄
膜トランジスタを、少ないパターニング工程数で低コス
トにかつ歩留よく製造することができる薄膜トランジス
タの製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to manufacture a thin film transistor having a light-shielding film at a low cost and with a high yield with a small number of patterning steps. An object of the present invention is to provide a method for manufacturing a thin film transistor.

〔課題を解決するための手段〕 本発明の薄膜トランジスタの製造方法は、基板上にゲ
ート電極を形成した後、その上にゲート絶縁膜と半導体
層と金属膜とを順次堆積させ、前記金属膜をパターニン
グしてソース,ドレイン電極を形成した後、その上に上
部絶縁膜と遮光膜とを順次堆積させて、この遮光膜と上
部絶縁膜とを同一恵贈にパターニングするとともに前記
半導体層を前記ソース,ドレイン電極をマスクとしてト
ランジスタ素子形状にパターニングすることを特徴とす
るものである。
[Means for Solving the Problems] The method for manufacturing a thin film transistor according to the present invention comprises, after forming a gate electrode on a substrate, sequentially depositing a gate insulating film, a semiconductor layer, and a metal film thereon, After patterning to form source and drain electrodes, an upper insulating film and a light-shielding film are sequentially deposited thereon, and the light-shielding film and the upper insulating film are patterned in the same manner. It is characterized by patterning into a transistor element shape using the drain electrode as a mask.

〔作 用〕(Operation)

すなわち、本発明は、半導体層のパターニングを行な
う前に上部絶縁膜と遮光膜とを堆積させ、この遮光膜と
その下の上部絶縁膜とを同一形状にパターニングすると
ともに、このパターニングにより露出した半導体層をソ
ース,ドレイン電極をマスクとしてトランジスタ素子形
状にパターニングするようにしたものであり、この製造
方法によれば、遮光膜のパターニング時に半導体層もパ
ターニングすることができるから、遮光膜を備えた薄膜
トランジスタを、少ないパターニング工程数で低コスト
にかつ歩留よく製造することができる。
That is, according to the present invention, an upper insulating film and a light-shielding film are deposited before patterning a semiconductor layer, and the light-shielding film and an upper insulating film thereunder are patterned into the same shape. The layer is patterned into a transistor element shape using the source and drain electrodes as masks. According to this manufacturing method, the semiconductor layer can be patterned when the light shielding film is patterned. Can be manufactured with low number of patterning steps at low cost and with good yield.

〔実施例〕〔Example〕

以下、本発明の一実施例を、TFTアクティブマトリッ
クス型液晶表示素子用TFTパネルに形成される画素電極
選択用薄膜トランジスタの製造について第1図を参照し
説明する。
Hereinafter, an embodiment of the present invention will be described with reference to FIG. 1 for manufacturing a thin film transistor for selecting a pixel electrode formed in a TFT panel for a TFT active matrix type liquid crystal display device.

まず、第1図(a)に示すように、ガラス等からなる
透明基板11の上にクロム等からなる金属膜をスパッタリ
グ法等により1000Åの厚さに堆積させこれをフォトリソ
グラフィ法によりパターニングする方法でゲート電極12
を形成した後、その上に基板11全面にわたって、窒化シ
リコン(SiN)からなる透明なゲート絶縁膜13と、I型
アモルファス・シリコン(i−a−Si)からなる半導体
層14と、n型不純物をドープしたアモルファス・シリコ
ン(n+−a−Si)からなるn型半導体層15と、ソース,
ドレイン電極となるクロム等の金属膜16とをプラズマCV
D法により連続して順次堆積させる。なお、ゲート絶縁
膜13は3000Å、半導体層14は1500Å、n型半導体層15は
250Å、金属膜16は1000Åの厚さに堆積させる。
First, as shown in FIG. 1 (a), a metal film made of chromium or the like is deposited on a transparent substrate 11 made of glass or the like to a thickness of 1000 ° by sputtering or the like, and is patterned by photolithography. With gate electrode 12
After that, a transparent gate insulating film 13 made of silicon nitride (SiN), a semiconductor layer 14 made of I-type amorphous silicon (ia-Si), and an n-type impurity An n-type semiconductor layer 15 made of amorphous silicon (n + -a-Si) doped with
The metal film 16 such as chromium serving as the drain electrode is plasma-CV
Continuous deposition is performed by the method D. Note that the gate insulating film 13 is 3000 °, the semiconductor layer 14 is 1500 °, and the n-type semiconductor layer 15 is
250 mm, the metal film 16 is deposited to a thickness of 1000 mm.

次に第1図(b)に示すように、上記金属膜16をフォ
トリソグラフィ法によりパターニングしてソース電極16
aおよびドレイン電極16bを形成するとともに、続いてそ
の下のn型半導体層5をソース,ドレイン電極16a,16b
の形状にパターニングする。
Next, as shown in FIG. 1B, the metal film 16 is patterned by photolithography to form a source electrode 16.
a and a drain electrode 16b are formed, and the n-type semiconductor layer 5 thereunder is subsequently formed on the source and drain electrodes 16a and 16b.
Is patterned.

次に第1図(c)に示すように、基板1全面にわたっ
て、窒化シリコンからなる上部絶縁膜17をプラズマCVD
法により6000Åの厚さに堆積させ、続いてその上にクロ
ム等の金属からなる遮光膜18をスパッタリング法等によ
り1000Åの厚さに堆積させる。
Next, as shown in FIG. 1C, an upper insulating film 17 made of silicon nitride is formed on the entire surface of the substrate 1 by plasma CVD.
Then, a light-shielding film 18 made of a metal such as chromium is deposited thereon to a thickness of 6000 mm by a sputtering method or the like.

次に第1図(d)に示すように、上記遮光膜18とその
下の上部絶縁膜17をフォトリソグラフィ法により半導体
層14のチャンネル領域(ソース,ドレイン電極16a,16b
間の部分)を覆う措定の形状にパターニングするととも
に、遮光膜18上のレジストマスク(図示せず)を残した
まま、上記遮光膜18および上部絶縁膜17のパターニング
により露出された半導体層14を、上記レジストマスクと
ソース,ドレイン電極16a,16bの上部絶縁膜17から突出
している部分とをエッチングマスクとしてエッチング
し、この半導体層14をトランジスタ素子形状にパターニ
ングして、遮光膜18を備えた薄膜トランジスタを完成す
る。この場合、上記遮光膜18と上部絶縁膜17と半導体層
14のパターニングは、エッチング条件を変えながら連続
して行なう。
Next, as shown in FIG. 1 (d), the light shielding film 18 and the upper insulating film 17 thereunder are formed by photolithography on the channel regions (source / drain electrodes 16a, 16b) of the semiconductor layer 14.
The semiconductor layer 14 exposed by the patterning of the light-shielding film 18 and the upper insulating film 17 is patterned while leaving a resist mask (not shown) on the light-shielding film 18 while patterning it into a predetermined shape covering the portion between them. The resist mask and the portions of the source and drain electrodes 16a and 16b protruding from the upper insulating film 17 are etched as an etching mask, and the semiconductor layer 14 is patterned into a transistor element shape. To complete. In this case, the light shielding film 18, the upper insulating film 17, and the semiconductor layer
The patterning of 14 is performed continuously while changing the etching conditions.

この後は、第1図(e)に示すように、上記ゲート絶
縁膜13の上に、ITO等からなる透明画素電極20をその一
端部を上記ソース電極16aに重ねて形成して、TFTパネル
を完成する。しかして、この製造方法では、半導体層14
のパターニングを行なう前に上部絶縁膜17と遮光上部18
とを堆積させ、この遮光膜18とその下の上部絶縁膜17と
を同一形状にパターニングするとともに、このパターニ
ングにより露出した半導体層14をソース,ドレイン電極
16a,16bをマスクとしてトランジスタ素子形状にパター
ニングしているから、この製造方法によれば、遮光膜18
のパターニング時に半導体層14を同時にパターニングす
ることができる。そして、この製造方法によれば、薄膜
トランジスタを製造するのに必要なパターニング工程数
は、ゲート電極12のパターニングと、ソース,ドレイン
電極16a,16bのパターニングと、遮光膜18および上部絶
縁膜17と半導体層14の同時パターニングとの3回でよ
く、したがって、遮光膜18を備えた薄膜トランジスタ
を、少ないパターニング工程数で低コストに製造するこ
とができるし、またパターニング工程数を少なくした分
だけパターニング工程時のマスク合わせ誤差等の発生率
が低くなるから、製造歩留も向上させることができる。
Thereafter, as shown in FIG. 1 (e), a transparent pixel electrode 20 made of ITO or the like is formed on the gate insulating film 13 so that one end of the transparent pixel electrode 20 overlaps the source electrode 16a. To complete. In this manufacturing method, the semiconductor layer 14
Before performing patterning, the upper insulating film 17 and the light shielding upper 18
The light-shielding film 18 and the upper insulating film 17 thereunder are patterned into the same shape, and the semiconductor layer 14 exposed by this patterning is removed from the source and drain electrodes.
According to this manufacturing method, the light shielding film 18 is patterned because the transistor elements are patterned using the masks 16a and 16b as masks.
The semiconductor layer 14 can be simultaneously patterned at the time of patterning. According to this manufacturing method, the number of patterning steps required to manufacture a thin film transistor includes the patterning of the gate electrode 12, the patterning of the source and drain electrodes 16a and 16b, the light shielding film 18, the upper insulating film 17, and the semiconductor. Only three times of simultaneous patterning of the layer 14 are required. Therefore, a thin film transistor provided with the light-shielding film 18 can be manufactured at a low cost with a small number of patterning steps. Since the occurrence rate of a mask alignment error or the like becomes low, the manufacturing yield can be improved.

なお、上記実施例では、半導体層4の上にn型半導体
層15を介してソース,ドレイン電極16a,16bを形成して
いるが、上記n型半導体層15は必ずしも必要ではなく、
このn型半導体層15をなくす場合は、上記n型半導体層
15の形成工程は不要となる。また上記実施例では、TFT
アクティブマトリックス型液晶表示素子用TFTパネルに
形成される画素電極選択用薄膜トランジスタの製造につ
いて説明したが、本発明は、半導体層の上に上部絶縁膜
を介して遮光膜を設けた薄膜トランジスタの全てに適用
できるものである。
In the above embodiment, the source and drain electrodes 16a and 16b are formed on the semiconductor layer 4 via the n-type semiconductor layer 15, but the n-type semiconductor layer 15 is not always necessary.
When eliminating the n-type semiconductor layer 15, the above-mentioned n-type semiconductor layer
The step 15 is unnecessary. In the above embodiment, the TFT
Although the manufacture of a thin film transistor for selecting a pixel electrode formed in a TFT panel for an active matrix type liquid crystal display element has been described, the present invention is applied to all thin film transistors in which a light shielding film is provided on a semiconductor layer via an upper insulating film. You can do it.

〔発明の効果〕〔The invention's effect〕

本発明の薄膜トランジスタの製造方法は、基板上にゲ
ート電極を形成した後、その上にゲート絶縁膜と半導体
層と金属膜とを順次堆積させ、前記金属膜をパターニン
グしてソース,ドレイン電極を形成した後、その上に上
部絶縁膜と遮光膜とを順次堆積させて、この遮光膜と上
部絶縁膜とを同一形状にパターニングするとともに前記
半導体層を前記ソース,ドレイン電極をマスクとしてト
ランジスタ素子形状にパターニングするものであるか
ら、遮光膜を備えた薄膜トランジスタを、少ないパター
ニング工程数で低コストにかつ歩留よく製造することが
できる。
In the method of manufacturing a thin film transistor according to the present invention, after forming a gate electrode on a substrate, a gate insulating film, a semiconductor layer, and a metal film are sequentially deposited thereon, and the metal film is patterned to form source and drain electrodes. After that, an upper insulating film and a light shielding film are sequentially deposited thereon, and the light shielding film and the upper insulating film are patterned into the same shape, and the semiconductor layer is formed into a transistor element shape using the source and drain electrodes as a mask. Since patterning is performed, a thin film transistor having a light-shielding film can be manufactured with low number of patterning steps at low cost and with high yield.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示す薄膜トランジスタの製
造工程図、第2図は従来の薄膜トランジスタの製造工程
図である。 11……基板、12……ゲート電極、13……ゲート絶縁膜、
14……半導体層、15……n型半導体層、16……金属膜、
16a……ソース電極、16b……ドレイン電極、17……上部
絶縁膜、18……遮光膜、20……画素電極。
FIG. 1 is a manufacturing process diagram of a thin film transistor showing an embodiment of the present invention, and FIG. 2 is a manufacturing process diagram of a conventional thin film transistor. 11 ... substrate, 12 ... gate electrode, 13 ... gate insulating film,
14 ... semiconductor layer, 15 ... n-type semiconductor layer, 16 ... metal film,
16a: Source electrode, 16b: Drain electrode, 17: Upper insulating film, 18: Light shielding film, 20: Pixel electrode.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/336 H01L 29/786 G02F 1/136 500 G02F 1/1343──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/336 H01L 29/786 G02F 1/136 500 G02F 1/1343

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】遮光膜を備えた薄膜トランジスタの製造方
法であって、基板上にゲート電極を形成した後、その上
にゲート絶縁膜と半導体層と金属層とを順次堆積させ、
前記金属膜をパターニングしてソース,ドレイン電極を
形成した後、その上に上部絶縁膜と遮光膜とを順次堆積
させて、この遮光膜と上部絶縁膜とを同一形状にパター
ニングするとともに前記半導体層を前記ソース,ドレイ
ン電極をマスクとしてトランジスタ素子形状にパターニ
ングすることを特徴とする薄膜トランジスタの製造方
法。
1. A method of manufacturing a thin film transistor provided with a light-shielding film, comprising: forming a gate electrode on a substrate, sequentially depositing a gate insulating film, a semiconductor layer, and a metal layer thereon;
After forming the source and drain electrodes by patterning the metal film, an upper insulating film and a light-shielding film are sequentially deposited thereon, and the light-shielding film and the upper insulating film are patterned into the same shape and the semiconductor layer is formed. Is patterned into a transistor element shape using the source and drain electrodes as masks.
JP22740589A 1989-09-04 1989-09-04 Method for manufacturing thin film transistor Expired - Lifetime JP2782829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22740589A JP2782829B2 (en) 1989-09-04 1989-09-04 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22740589A JP2782829B2 (en) 1989-09-04 1989-09-04 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH0391248A JPH0391248A (en) 1991-04-16
JP2782829B2 true JP2782829B2 (en) 1998-08-06

Family

ID=16860318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22740589A Expired - Lifetime JP2782829B2 (en) 1989-09-04 1989-09-04 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2782829B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607016B2 (en) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof, and portable information processing terminal, head mounted display, navigation system, mobile phone, camera, and projector

Also Published As

Publication number Publication date
JPH0391248A (en) 1991-04-16

Similar Documents

Publication Publication Date Title
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US4958205A (en) Thin film transistor array and method of manufacturing the same
US5926235A (en) Active matrix liquid crystal display and method of making
US5346833A (en) Simplified method of making active matrix liquid crystal display
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device
KR100333180B1 (en) TFT-LCD Manufacturing Method
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
JPH0311744A (en) Manufacture of thin film transistor
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100890745B1 (en) How to fabricate thin film transistors, and liquid crystal displays
JP2938121B2 (en) Method for manufacturing thin film semiconductor device
US20020037646A1 (en) Liquid crystal display and method
JP2674516B2 (en) Active matrix substrate and manufacturing method thereof
JP2730129B2 (en) Thin film transistor
KR100336881B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
JP2782829B2 (en) Method for manufacturing thin film transistor
JPH01183854A (en) Thin-film transistor and manufacture thereof
KR100648221B1 (en) Array substrate manufacturing method of thin film transistor liquid crystal display
JPS61224359A (en) Manufacture of thin film transistor array
KR100683155B1 (en) Array substrate manufacturing method of thin film transistor liquid crystal display
KR100205867B1 (en) Active matrix substrate and its fabrication method
JPH07142737A (en) Method of manufacturing thin film transistor
JP3105606B2 (en) Liquid crystal device manufacturing method
JPH01236655A (en) Thin film field effect transistor and its manufacturing method
JPH03157624A (en) Production of thin-film transistor