Claims (8)
숫자, 문자등을 입력하기 위한 키보드와, 상기 키보드로부터 입력되는 신호에 따라 시스템을 제어하는 호스트 마이콤과,상기 호스트 마이콤의 제어에 의해 숫자, 문자등을 디시플레이하는 모니터와, 상기 호스트 마이콤의 제어에 따라 데이터를 입출력을 수행하는 커넥터로 구성된 퍼스널 컴퓨터(100)와; 상기 퍼스널 컴퓨터(100)로부터 출력되는 데이터를 디코딩하여 호스트 라인 드라이버를 통하여 전송하는 출력 데이터 디코더부와, 호스트 라인 리시버로 전송받은 데이터를 디코딩하여 상기 퍼스널 컴퓨터(100)로 전달하는 입력 데이터 디코더부로 구성되어 퍼스널 컴퓨터와의 데이터 전송을 가능하게하는 인터페이스회로(200)와; 상기 인터페이스회로(200)에 케이블을 통하여 연결되어 터미날 라인 리시버로 전송되는 데이터에 따라 릴레이를 구동시키기 위한 실행부와, 릴레이의 스위칭 수와 곡 앤드 신호를 감지하여 그에 따른 데이터를 디스플레이하고 동시에 터미날 라인 드라이버를 통하여 상기 인터페이스회로로 전송하는 검출부로 구성된 터미날부로 이루어지는 데이터 송수신 회로.A keyboard for inputting numbers, characters, and the like, a host micom for controlling a system according to a signal input from the keyboard, a monitor for displaying numbers, letters, etc. under the control of the host micom, and a control of the host micom A personal computer (100) comprising a connector for inputting and outputting data according to the present invention; An output data decoder that decodes the data output from the personal computer 100 and transmits it through a host line driver, and an input data decoder that decodes the data received by the host line receiver and delivers the data to the personal computer 100. An interface circuit 200 for enabling data transfer with a personal computer; An execution unit connected to the interface circuit 200 through a cable to drive the relay according to the data transmitted to the terminal line receiver, and detects the number of switching and the tune and signal of the relay to display the data accordingly, and at the same time the terminal line A data transmitting / receiving circuit comprising a terminal portion comprising a detecting portion transmitting to the interface circuit through a driver.
제1항에 있어서, 상기 커넥터는, 2∼7번핀(D0∼D5)은 데이터 출력단자로, 8번핀(D6)은 클리어 신호 단자로, 9번핀(D7)은리드/라이트 신호 단자로, 10∼13번핀(I0∼I3)은 데이터 입력단자로 이용하는 프린트 포트임을 특징으로 하는 데이터 송수신 회로.The connector of claim 1, wherein pins 2 to 7 (D0 to D5) are data output terminals, pin 8 (D6) is a clear signal terminal, pin 9 (D7) is a lead / right signal terminal, and Pin 13 (I0 to I3) are data transmission / reception circuits characterized in that they are print ports used as data input terminals.
제1항에 있어서, 상기 출력 데이터 디코더부는, 어드레스 입력단(A, B, C)에 커넥터의 제1 내지 제3출력단자(D0, D1, D2)가 연결되어 8개의 어드레스를 지정하는 제1어드레스 디코더(DE1)와, 상기 제1어드레스 디코더(DE1)의 제1출력단(Y0)에로우 신호에 의해 액티브되는 인에이블단(G2A)이 연결되고 어드레스 입력단(A, B, C)에 커넥터의 제4 내지 제6데이터 출력단자(D3, D4, D5)가 연결되어 8개의 어드레스를 지정하는 제2어드레스 디코더(DE2)와, 상기 제2어드레스 디코더(DE2)의제1출력단(Y0), 커넥터의 클리어단자 및 리드/라이트 단자가 연결되는 다수개의 오아 게이트(OR1∼OR3)로 구성되는 데이터 송수신 회로.The first address of claim 1, wherein the output data decoder comprises first to third output terminals D0, D1, and D2 of the connector connected to the address input terminals A, B, and C to designate eight addresses. A decoder DE1 and an enable terminal G2A activated by a low signal of the first output terminal Y0 of the first address decoder DE1 are connected and connected to the address input terminals A, B, and C of the connector. To sixth data output terminals D3, D4, and D5 connected to the second address decoder DE2 and eight addresses, a first output terminal Y0 of the second address decoder DE2, and a clear terminal of the connector. And a plurality of OR gates OR1 to OR3 to which read / write terminals are connected.
제1항에 있어서, 상기 입력 데이터 디코더부는, 상기 터미날부(T)로부터 전송되는 데이터를 플립플롭에 의해 래치시키는카운터(CONT1)와 버퍼(BF1)로 구성되며, 상기 카운터(CONT1)의 클리어단(CLR)에는 오아 게이트(OR2)의 출력단이 인버퍼(I3)를 통해 연결되고 클럭 펄스 입력단(A)에는 호스트 라인 리시버의 출력단이 연결되며, 상기 버퍼(BF1)의 입력단(A0∼A3)에는 상기 카운터(CONT1)의 각각의 출력단(Q0∼Q3)이 연결되고 인에이블단(G)에는 오아 게이트(OR3)의 출력단이 연결되며 각각의 출력단(Y0∼Y3)에는 커넥터의 데이터 입력단자(I0∼I3)를 통해 호스트 마이콤이 연결되는 것을 특징으로 하는 데이타 송수신 회로.2. The input terminal of claim 1, wherein the input data decoder comprises a counter CONT1 and a buffer BF1 for latching data transmitted from the terminal T by a flip-flop, and a clear end of the counter CONT1. An output terminal of the OR gate OR2 is connected to the CLR through an inbuffer I3, an output terminal of the host line receiver is connected to the clock pulse input terminal A, and an input terminal A0 to A3 of the buffer BF1. Each output terminal Q0 to Q3 of the counter CONT1 is connected, the output terminal of the OR gate OR3 is connected to the enable terminal G, and the data input terminal I0 of the connector is connected to each output terminal Y0 to Y3. A data transmission / reception circuit characterized in that the host microcomputer is connected through -I3).
제1항, 제2항, 제3항중 어느 한 항에 있어서, 제1어드레스 디코더(DE1)의 각각의 출력단(GR0∼GR7)에 8개의 독립된 어드레스 디코더를 연결하면, 제1어드레스 디코더(DE1)에서 8개의 어드레스가 지정되고 상기 제1어드레스 디코더(DE1)의 출력단에 연결된 8개의 어드레스 디코더에서 각각 8개의 어드레스가 지정되므로 하나의 퍼스널 컴퓨터의 커넥터와 인터페이스회로(200)를 이용하여 총 64개의 독립된 기기를 설치할 수 있는 것을 특징으로 하는 데이터 송수신 회로.The first address decoder DE1 according to any one of claims 1, 2 and 3, wherein eight independent address decoders are connected to the respective output terminals GR0 to GR7 of the first address decoder DE1. Eight addresses are designated in Equation 8 and eight addresses are designated in eight address decoders connected to the output terminal of the first address decoder DE1. Therefore, a total of 64 independent devices are connected using the connector and the interface circuit 200 of one personal computer. A data transmission / reception circuit, in which a device can be installed.
제1항에 있어서, 상기 터미날부는 동일하게 다수개 구성될 수 있음을 특징으로 하는 데이터 송수신회로.The data transmitting / receiving circuit of claim 1, wherein a plurality of terminals may be configured in the same manner.
제1항에 있어서, 상기 출력 데이터 디코더부에서 디코딩된 데이터는 유선 또는 무선의 전송로를 통해 해당 기기로 전송되는 것을 특징으로 하는 데이터 송수신 회로.The data transmitting / receiving circuit of claim 1, wherein the data decoded by the output data decoder is transmitted to a corresponding device through a wired or wireless transmission path.
제1항에 있어서, 데이터 통신이 유선일 경우 RS422이나 RS232C 프로토콜을 사용하는 것을 특징으로 하는 데이터 송수신회로.The data transmitting / receiving circuit according to claim 1, wherein RS422 or RS232C protocol is used when data communication is wired.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.