KR20010005292A - Method of Device Control - Google Patents
Method of Device Control Download PDFInfo
- Publication number
- KR20010005292A KR20010005292A KR1019990026101A KR19990026101A KR20010005292A KR 20010005292 A KR20010005292 A KR 20010005292A KR 1019990026101 A KR1019990026101 A KR 1019990026101A KR 19990026101 A KR19990026101 A KR 19990026101A KR 20010005292 A KR20010005292 A KR 20010005292A
- Authority
- KR
- South Korea
- Prior art keywords
- microcomputer
- output
- port
- terminals
- ports
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
본 발명은 동일한 디바이스 어드레스를 갖는 디바이스를 각각의 디바이스에 대해 제어하는 디바이스 제어방법에 관한 것이다.The present invention relates to a device control method for controlling devices having the same device address for each device.
통상적으로, 버스(Bus)는 복수의 장치 또는 레지스터등의 사이에서 데이터를 전송(Data Transfer)하기 위한 공통로를 의미한다. 예를들어 설명하면, 메모리(Memory)와 다른 디바이스 사이에 접속되는 버스를 메모리버스(Memory Bus), 입출력장치(Input/Output Unit)들 사이에 접속되는 버스를 입출력버스라 한다. 이외에도, 각각의 디바이스가 갖는 고유의 어드레스에 의해 각 디바이스를 인식하는 IIC버스(Inter-Integrated Circuit Bus; 이하 "I2C 버스"라 한다)가 있다. I2C 버스는 각 디바이스에 해당하는 제어정보 및 상태정보를 각 디바이스가 갖는 고유의 어드레스로 전송한다. 이하 도 1을 결부하여 종래의 디바이스 제어장치에 대하여 살펴보기로 한다.In general, the bus Bus refers to a common path for transferring data between a plurality of devices or registers. For example, a bus connected between a memory and another device is referred to as a memory bus and a bus connected between input / output units is called an input / output bus. In addition, there is an Inter-Integrated Circuit Bus (hereinafter referred to as "I 2 C bus") that recognizes each device by a unique address of each device. The I 2 C bus transmits control information and status information corresponding to each device to a unique address of each device. Hereinafter, a conventional device control apparatus will be described with reference to FIG. 1.
도 1을 참조하면, 동일한 디바이스 어드레스를 제어하기 위해 I2C 버스에 접속된 디바이스들이 도시되어 있다. 도 1에 도시된 바와같이 I2C 버스(2)는 마이컴(Micom;10)으로 부터의 제어신호를 직접회로(Integrated Circuit; 이하 "IC"라 한다)부로 전송함과 아울러, 각각의 IC의 데이터를 마이컴(10)에 전송하게 된다. IC부(20)와 같이 디바이스 어드레스를 갖는 IC(201,202)들을 마이컴(10)에 의해 제어하기 위해서는 하나의 마이컴(10)에 다수개의 I2C 버스(2)가 갖추어진 마이컴을 이용하여야 한다. 이 경우, I2C 버스는 하나의 클럭라인(SCL)과 하나의 데이터라인(SDA)으로 한쌍을 이루며 마이컴(10)과 IC쌍방간에는 양방향성 통신을 갖게 된다. 이러한, 양방향성 통신은 먼저 마이컴(10)에서 제어하고자 하는 IC(20)에 디바이스 어드레스를 보내어 제어할 IC를 선택하고 제어용 데이터를 보내고 나면 IC는 받았다는 신호는 마이컴(10)에 보내고 이것이 확인되면 다음의 데이터를 보내고 하는 과정과 IC부(20)에서 수행된 내용을 마이컴(10)에 보내고 마이컴은 정해진 프로그램에 의해 다음 과정을 수행하게 된다. 그러나, 마이컴(10)과 제1 IC(201)를 접속하기 위해서는 한쌍의 I2C버스를 사용하므로 IC의 개수가 증가할수록 I2C버스의 수도 증가하게 된다. 예를들어, 3개 이상의 IC를 제어할 경우에는 3쌍 이상의 I2C 버스가 갖추어진 마이컴을 이용하여야 되는데 이는 매우 고가의 마이컴이 되고 마이컴의 포트 이용 측면에서도 매우 비 효율적인 장치가 된다.Referring to FIG. 1, devices connected to an I 2 C bus to control the same device address are shown. As shown in FIG. 1, the I 2 C bus 2 transmits a control signal from the microcomputer 10 to an integrated circuit (hereinafter, referred to as an “IC”) unit, and transmits each IC. The data is transmitted to the microcomputer 10. In order to control the ICs 20 1 and 20 2 having device addresses, such as the IC unit 20, by the microcomputer 10, a microcomputer including a plurality of I 2 C buses 2 in one microcomputer 10 is provided. Should be used. In this case, the I 2 C bus is paired with one clock line SCL and one data line SDA, and bidirectional communication is provided between the microcomputer 10 and the IC. In this bidirectional communication, the microcomputer 10 first sends a device address to the IC 20 to be controlled, selects an IC to be controlled, and sends control data. Then, a signal indicating that the IC is received is sent to the microcomputer 10. The process of sending data and the contents performed by the IC unit 20 are sent to the microcomputer 10 and the microcomputer performs the following process by a predetermined program. However, since a pair of I 2 C buses are used to connect the microcomputer 10 and the first IC 20 1 , the number of I 2 C buses increases as the number of ICs increases. For example, when controlling more than three ICs, it is necessary to use a microcomputer with three or more pairs of I 2 C buses, which are very expensive microcomputers and are very inefficient in terms of microcom port usage.
이에따라, 상기 문제를 해결하기 위해 새로운 디바이스 제어방법이 절실히 요구되고 있는 실정이다.Accordingly, a new device control method is urgently needed to solve the above problem.
따라서, 본 발명의 목적은 동일한 디바이스 어드레스를 갖는 디바이스를 각각의 디바이스에 대해 제어하는 디바이스 제어방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a device control method for controlling devices having the same device address for each device.
도 1은 종래의 디바이스 제어장치의 구성을 개략적으로 도시한 도면.1 is a view schematically showing the configuration of a conventional device control apparatus.
도 2는 본 발명의 디바이스 제어방법을 설명하기 위해 도시한 도면.2 is a view for explaining a device control method of the present invention.
도 3은 도 2의 3상태 버퍼의 동작을 설명하기 위해 도시한 도면.3 is a diagram illustrating the operation of the tri-state buffer of FIG.
도 4는 본 발명의 다른 실시예에 따른 디바이스 제어방법을 설명하기 위해 도시한 도면.4 is a view for explaining a device control method according to another embodiment of the present invention.
〈 도면의 주요 부분에 대한 부호의 설명 〉<Description of the code | symbol about the principal part of drawing>
10,30 : 마이컴 20,40 : 집적회로부10,30: microcomputer 20,40: integrated circuit
50 : 라인 디코더 60 : 양방향 버퍼부50: line decoder 60: bidirectional buffer unit
62,64 : 제1 및 제2 버퍼62,64: first and second buffers
상기 목적을 달성하기 위하여 본 발명의 디바이스 제어방법은 클럭라인이 제어할 디바이스에 공통적으로 연결되고 데이터라인이 양방향 3상태버퍼를 통해 각각의 디바이스에 연결되어 제어된다.In order to achieve the above object, the device control method of the present invention is commonly connected to the device to be controlled by the clock line and the data line is connected to each device through a bidirectional tri-state buffer is controlled.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
도 2 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.With reference to Figures 2 to 4 will be described a preferred embodiment of the present invention.
도 2를 참조하면, 본 발명의 디바이스 제어방법을 설명하기 위해 도시한 도면이 도시되어 있다. 본 발명의 디바이스 제어방법을 살펴보기 위해 디바이스 제어장치와 결부하여 살펴보기로 한다. 본 발명의 디바이스 제어장치는 마이컴(30)의 제어에 대응하는 출력신호를 전송하는 라인디코더(50)와, 상기 출력신호에 해당하는 라인의 집적회로부(40)에 데이터를 전송함과 아울러, 집적회로부의 데이터를 상기 마이컴(30)에 전송하는 양방향 버퍼부(60)와, 마이컴의 클럭신호 및 데이터신호를 전송하는 I2C버스를 구비한다. 마이컴(30)에는 한쌍의 I2C 버스 및 라인디코더(50)가 접속된다. 라인디코더(50)에는 양방향으로 데이터를 전달하기 위한 양방향 버퍼부(60)의 일측이 접속된다. 양방향 버퍼부의 타측에는 IC들(40)이 접속된다. 마이컴(30)의 클럭신호(SCL)는 제1 포트(P1)를 통해 출력되고 제1 포트(P1)는 제1 내지 제n IC(401내지 40n)에 공통으로 접속된다. 데이터신호(SDA)는 제2 포트(P2)를 통해 출력되고 제2 포트(P2)는 제1 내지 제n 양방향버퍼(601내지 60n)에 공통으로 접속된다. 이 경우, 제1 및 제2 포트를 IC(40)와 양방향 버퍼부(60)에 각각 접속하기 위해 한쌍의 I2C버스가 사용된다. 또한, 양방향 버퍼에는 도 3에 도시된 바와같이 2개의 3상태 버퍼(62,64)와 데이터 전송여부를 결정하는 게이트가 마련되어 있다. 이 경우 양방향 버퍼의 동작에 대해서 살펴보기로 한다. 게이트에 하이(High)가 인가될 경우 신호는 마이컴(30)에서 IC부(40)로 데이터가 전달되거나 IC부(40)에서 마이컴(30)으로 데이터가 전달된다. 반면에, 게이트에 로우(Low)가 인가될 경우 출력이 하이 임피던스가 되어 신호가 차단되게 된다.Referring to FIG. 2, there is shown a diagram illustrating a device control method of the present invention. In order to look at the device control method of the present invention will be described in connection with the device control apparatus. The device control apparatus of the present invention transmits data to the line decoder 50 which transmits an output signal corresponding to the control of the microcomputer 30, and to the integrated circuit unit 40 of the line corresponding to the output signal. And a bidirectional buffer unit 60 for transmitting data of the circuit unit to the microcomputer 30, and an I 2 C bus for transmitting a clock signal and a data signal of the microcomputer. A pair of I 2 C buses and a line decoder 50 are connected to the microcomputer 30. One side of the bidirectional buffer unit 60 for transferring data in both directions is connected to the line decoder 50. ICs 40 are connected to the other side of the bidirectional buffer unit. The clock signal SCL of the microcomputer 30 is output through the first port P1, and the first port P1 is commonly connected to the first to nth ICs 40 1 to 40 n . The data signal SDA is output through the second port P2 and the second port P2 is commonly connected to the first to n th bidirectional buffers 60 1 to 60 n . In this case, a pair of I 2 C buses are used to connect the first and second ports to the IC 40 and the bidirectional buffer section 60, respectively. In addition, as shown in FIG. 3, the bidirectional buffer is provided with two tri-state buffers 62 and 64 and a gate for determining whether to transmit data. In this case, the operation of the bidirectional buffer will be described. When high is applied to the gate, the signal is transferred from the microcomputer 30 to the IC unit 40 or from the IC unit 40 to the microcomputer 30. On the other hand, when a low is applied to the gate, the output becomes high impedance and the signal is cut off.
또한, 이 버퍼는 라인디코더(50)로 입력되는 2진수로 구성된 신호에 따라 라인디코더(50)의 출력단자중의 하나가 하이(High)가 되고 이 출력에 의해 선택된 양방향 버퍼부중 하나가 동작되어 하나의 IC가 선택되어 데이터가 입력됨과 아울러 제어가 가능하게 된다. 이 경우, 라인디코더(50)는 마이컴의 제3 내지 제m 출력포트(P3 내지 Pm)에 접속되게 된다. 또한, 마이컴 출력포트(P3 내지 Pm)와 라인디코더의 출력단자(O1 내지 On)와, 제1 내지 제n 양방향 버퍼(60)의 동작과 IC의 동작관계가 표 1에 나타나 있다.In addition, one of the output terminals of the line decoder 50 becomes high according to the binary signal input to the line decoder 50, and one of the bidirectional buffer units selected by the output is operated. IC is selected, data is input and control is possible. In this case, the line decoder 50 is connected to the third to mth output ports P3 to Pm of the microcomputer. Table 1 also shows the operation relationship between the microcomputer output ports P3 to Pm, the output terminals O1 to On of the line decoders, the first to nth bidirectional buffers 60, and the IC operation.
표 1에 나타난 바와같이 마이컴의 출력포트(P3 내지 Pm)가 전부 "0"이면 라인디코더(50)의 제1 출력단(O1)만이 하이(High)가 되어 제1 양방향 버퍼(601)만 선택되어 마이컴(30)의 제2 포트(P2)에서 나오는 제어용 데이터는 제1 양방향 버퍼(601)를 통해 제어하고자 하는 제1 IC(401)에 전달된다. 또한, 제1 IC(401)에서 출력되는 데이터는 제1 양방향 버퍼(601)를 통해 마이컴의 데이터 라인(즉, P2)으로 전달되게 된다. 이와 동일한 과정으로 마이컴의 출력포트(P3 내지 Pm)가 모두 "1"인 경우 라인디코더(50)의 제n 출력단(On) 만이 하이가 되어 제n 양방향 버퍼(60n)만 선택된다. 이 경우, 제n IC(40n)에 제2 포트(P2)에서 출력된 제어용 데이터가 전달됨과 아울러, 제n IC(40n)에서 출력되는 데이터는 마이컴의 데이터라인(P2)으로 전달되게 된다. 즉, 본 발명의 디바이스 제어방법은 I2C 버스를 이용하여 클럭라인은 제어할 디바이스에 공통으로 연결함과 아울러, 데이터 라인은 양방향 3상태 버퍼를 통해 각각의 디바이스에 연결하게 된다. 이에따라, 본 발명의 디바이스 제어방법은 마이컴의 포트 활용도가 매우 커지게 된다. 예를들어, 8개의 IC를 I2C 버스로 제어하려면 8쌍의 버스선(즉, 16개의 포트)이 있어야 하지만 본 발명의 디바이스 제어방법은 5개의 포트만을 필요로 하게 된다. 본 발명의 마이컴 포트수를 종래의 포트수와 비교한 데이터가 표 2에 나타나 있다.As shown in Table 1, when the output ports P3 to Pm of the microcomputer are all "0", only the first output terminal O1 of the line decoder 50 becomes high to select only the first bidirectional buffer 60 1 . The control data from the second port P2 of the microcomputer 30 is transferred to the first IC 40 1 to be controlled through the first bidirectional buffer 60 1 . In addition, the data output from the first IC 40 1 is transferred to the data line (ie, P2) of the microcomputer through the first bidirectional buffer 60 1 . In the same process, when the output ports P3 to Pm of the microcomputer are all “1”, only the n th output terminal On of the line decoder 50 is turned high, so that only the n th bidirectional buffer 60 n is selected. In this case, the n the control data output from the IC second port (P2) to (40 n) is the delivered Further, data outputted from the n-th IC (40 n) is to be transmitted to the data line (P2) of the microcomputer . That is, in the device control method of the present invention, the clock line is commonly connected to the device to be controlled by using the I 2 C bus, and the data line is connected to each device through a bidirectional tri-state buffer. Accordingly, the device control method of the present invention becomes very large port utilization of the microcomputer. For example, controlling eight ICs with an I 2 C bus requires eight pairs of bus lines (ie 16 ports), but the device control method of the present invention requires only five ports. Table 2 shows data comparing the number of microcomputer ports of the present invention with the number of conventional ports.
표 2에서 나타난 바와같이 제어할 IC의 수가 배로 증가할때마다 종래의 방법에서는 필요한 포트수가 제곱으로 비례하지만 본 발명의 디바이스 제어방법에서는 필요 포트수를 하나만 추가하면 된다. 이에따라, 종래의 방법에서는 제어할 IC의개수가 8개 이상인 경우에는 거의 실용적인 가치가 없었지만 본 발명에 의하면 5개의 포트만으로 사용하여 8개의 IC를 제어하는 것이 가능하게 된다. 또한, 본 발명의 I2C 버스 제어방법은 마이컴이 한쌍의 I2C 버스만 구비하여도 IC의 제어가 가능하다. 또한, 본 발명의 I2C 버스 제어방법을 사용할 경우 한 쌍의 버스 포트를 갖는 마이콤을 이용할수 있어 가격이 낮아지게 된다.As shown in Table 2, whenever the number of ICs to be controlled is doubled, the number of required ports is proportional to the square in the conventional method, but in the device control method of the present invention, only one required port is added. Accordingly, in the conventional method, there is almost no practical value when the number of ICs to be controlled is eight or more. According to the present invention, it is possible to control eight ICs using only five ports. In addition, in the I 2 C bus control method of the present invention, the IC can be controlled even if the microcomputer includes only a pair of I 2 C buses. In addition, when the I 2 C bus control method of the present invention is used, the price of the microcomputer having a pair of bus ports can be used.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 디바이스 제어방법을 설명하기위한 도면이 도시되어 있다. 본 발명의 다른 실시예에 따른 디바이스 제어방법은 일 실시예의 라인디코더를 인버터(66)로 대체시켜 구동시키게 된다. 마이컴(30)의 클럭신호(SCL)는 제1 포트(P1)를 통해 출력되고 제1 포트(P1)는 제1 내지 제2 IC(401내지 402)에 공통으로 접속된다. 데이터신호(SDA)는 제2 포트(P2)를 통해 출력되고 제2 포트(P2)는 제1 내지 제2 양방향버퍼(601내지 602)에 공통으로 접속된다. 이 경우, 제1 및 제2 포트를 IC(40)와 양방향 버퍼부(60)에 각각 접속하기 위해 한쌍의 I2C버스가 사용된다. 또한, 양방향 버퍼에는 2개의 3상태 버퍼와 데이터 전송여부를 결정하는 게이트가 마련되어 있다. 이 경우 양방향 버퍼의 동작에 대해서 살펴보기로 한다. 게이트에 하이(High)가 인가될 경우 신호는 마이컴(30)에서 IC부(40)로 제어신호가 전달되거나 IC부(40)에서 마이컴(30)으로 데이터가 전달된다. 반면에, 게이트에 로우(Low)가 인가될 경우 출력이 하이 임피던스가 되어 신호가 차단되게 된다. 여기서 마이컴의 제3 포트(P3)가 하이일 경우 제1 양방향 버퍼(601)가 선택되어 데이터는 제1 IC(401)에 입력되어 마이컴의 제어에 따르게 된다. 반면에, 마이컴의 제3 포트(P3)가 로우일 경우 제2 양방향 버퍼(602)가 선택되어 데이터는 제2 IC(402)에 입력되어 마이컴의 제어에 따르게 된다. 이에따라, 본 발명의 다른 실시예에 따른 디바이스 제어방법은 마이컴의 필요 포트수를 줄일수 있다. 또한, 본 발명의 다른 실시예에 따른 디바이스 제어방법은 마이컴이 한쌍의 I2C 버스만 갖추어도 IC의 제어가 가능하므로 마이컴의 제조비용을 저감시키게 된다.4, there is shown a diagram for explaining a device control method according to another embodiment of the present invention. The device control method according to another embodiment of the present invention is driven by replacing the line decoder of the embodiment with the inverter 66. The clock signal SCL of the microcomputer 30 is output through the first port P1, and the first port P1 is commonly connected to the first to second ICs 40 1 to 40 2 . The data signal SDA is output through the second port P2, and the second port P2 is commonly connected to the first to second bidirectional buffers 60 1 to 60 2 . In this case, a pair of I 2 C buses are used to connect the first and second ports to the IC 40 and the bidirectional buffer section 60, respectively. In addition, the bidirectional buffer is provided with two tri-state buffers and a gate for determining whether to transmit data. In this case, the operation of the bidirectional buffer will be described. When high is applied to the gate, a signal is transmitted from the microcomputer 30 to the IC unit 40 or data is transferred from the IC unit 40 to the microcomputer 30. On the other hand, when a low is applied to the gate, the output becomes high impedance and the signal is cut off. In this case, when the third port P3 of the microcomputer is high, the first bidirectional buffer 60 1 is selected and data is input to the first IC 40 1 to be controlled by the microcomputer. On the other hand, when the third port P3 of the microcomputer is low, the second bidirectional buffer 60 2 is selected and data is input to the second IC 40 2 to be controlled by the microcomputer. Accordingly, the device control method according to another embodiment of the present invention can reduce the number of required ports of the microcomputer. In addition, the device control method according to another embodiment of the present invention can control the IC even if the microcomputer has only a pair of I 2 C bus, thereby reducing the manufacturing cost of the microcomputer.
상술한 바와같이, 본 발명의 디바이스 제어방법은 마이컴의 필요 포트수를 줄여 제조비용을 저감시킬수 있는 장점이 있다.As described above, the device control method of the present invention has an advantage of reducing the manufacturing cost by reducing the number of required ports of the microcomputer.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026101A KR100310057B1 (en) | 1999-06-30 | 1999-06-30 | Apparatus and Method of Controlling Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026101A KR100310057B1 (en) | 1999-06-30 | 1999-06-30 | Apparatus and Method of Controlling Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005292A true KR20010005292A (en) | 2001-01-15 |
| KR100310057B1 KR100310057B1 (en) | 2001-11-01 |
Family
ID=19598270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026101A KR100310057B1 (en) | 1999-06-30 | 1999-06-30 | Apparatus and Method of Controlling Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310057B1 (en) |
-
1999
- 1999-06-30 KR KR1019990026101A patent/KR100310057B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100310057B1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047162A (en) | Interface circuit for communicating between two data highways | |
| US5117225A (en) | Computer display screen monitoring system | |
| US4458313A (en) | Memory access control system | |
| US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
| US7085863B2 (en) | I2C device including bus switches and programmable address | |
| US4451886A (en) | Bus extender circuitry for data transmission | |
| US20020108011A1 (en) | Dual interface serial bus | |
| US20030074515A1 (en) | System for supporting both serial and parallel storage devices on a connector | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| US6076119A (en) | Operation mode transfer system and method | |
| KR850007129A (en) | Microcomputer system with bus control | |
| US4242749A (en) | Operating system for a data transmission system | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| KR100375252B1 (en) | Data processing system | |
| US6438624B1 (en) | Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system | |
| KR20010005292A (en) | Method of Device Control | |
| JP3762005B2 (en) | Communication system capable of selectively using a plurality of wireless communication transmission systems | |
| US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
| US7467252B2 (en) | Configurable I/O bus architecture | |
| KR100361511B1 (en) | Multi-Function Serial Communication Interface Device | |
| KR970011438B1 (en) | Apparatus for selecting a communication line between a processor and a device in an exchanger | |
| KR100295640B1 (en) | Data flow control unit between different bus system | |
| KR950010948B1 (en) | Apparatus and method for relaying data in vesa local system | |
| KR100430235B1 (en) | Circuit for controlling data transfer between system board and sub-board using common data/address bus line | |
| KR100451792B1 (en) | PB bus interface logic with system of ISA bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080908 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |