KR950010948B1 - Apparatus and method for relaying data in vesa local system - Google Patents
Apparatus and method for relaying data in vesa local system Download PDFInfo
- Publication number
- KR950010948B1 KR950010948B1 KR1019930022693A KR930022693A KR950010948B1 KR 950010948 B1 KR950010948 B1 KR 950010948B1 KR 1019930022693 A KR1019930022693 A KR 1019930022693A KR 930022693 A KR930022693 A KR 930022693A KR 950010948 B1 KR950010948 B1 KR 950010948B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- besa
- cpu
- local system
- expansion slots
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
제 1 도는 종래 베사 로컬 시스템의 예시도.1 is an illustration of a conventional Besa local system.
제 2 도는 본 발명에 의한 베사 로컬 시스템의 예시도.2 is an exemplary diagram of a Besa local system according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : CPU 20 : 베사 마스터 카드10: CPU 20: Besa Master Card
300 : 베사 슬레이브 카드 S1~S3 : 베사 확장슬롯300: Besa slave card S1 ~ S3: Besa expansion slot
100 : 버퍼부 110, 120, 130, 140 : 양방향 버퍼100: buffer unit 110, 120, 130, 140: bidirectional buffer
200 : 버퍼제어부200: buffer control unit
본 발명은 베사 로컬 시스템의 데이타 중계 방식에 관한 것으로 특히, CPU와 CPU의 데이타 입출력 단자에 접속된 데이타 버스간의 로드 부하를 감소시켜 주고, CPU와 베사 로컬 시스템용 확장슬롯간의 데이타 송수신 방향을 제어해주는 베사 로컬 시스템에서의 데이타 중계 방법 및 장치에 관한 것이다.The present invention relates to a data relay method of a Besa local system, and in particular, to reduce the load load between the CPU and the data bus connected to the data input and output terminals of the CPU, and to control the direction of data transmission and reception between the CPU and the expansion slot for the Besa local system. A method and apparatus for data relay in a Besa local system.
종래의 베사 로컬 시스템은 제 1 도에 도시된 바와같이, 32비트로 데이타를 처리할 수 있고, 32비트의 데이타 버스를 통해 각종 컴퓨터 주변장치와 32비트 병렬 데이타 송수신을 수행하는 CPU(10)와, CPU(10)의 데이타 입출력 단자(D0~D31)와 연결된 3개의 32비트 데이타 버스와 각각 연결되어 베사 로컬 시스템용 주변장치들(비디오 카드, 하드 디스크 드라이버 등)에게 접속단자를 제공해주는 베사 확장슬롯(S1, S2, S3)과, 베사 로컬 시스템용 주변장치들 중에서 CPU(10)에게 특정 동작명령을 내릴 수 있는 마스터(Master)로서 동작하는 베사 마스터 카드(20) 및, 베사 로컬 시스템용 주변장치들 중에서 CPU(10)와 베사 마스터 카드(20)의 제어에 의해서만 동작하는 베사 슬레이브 카드(30)로 구성되어 있다.The conventional Besa local system is a CPU 10 that can process data in 32-bit, as shown in Figure 1, and performs 32-bit parallel data transmission and reception with various computer peripherals through a 32-bit data bus, A Besa expansion slot that is connected to three 32-bit data buses connected to the data input / output terminals D0 to D31 of the CPU 10 to provide peripherals for peripheral devices (video cards, hard disk drivers, etc.) for the Besa local system. (S1, S2, S3), and the Besa master card 20, which acts as a master capable of giving a specific operation command to the CPU 10 among the Besa local system peripherals, and the Besa local system peripherals. Among them, a Besa slave card 30 that operates only under the control of the CPU 10 and the Besa master card 20 is configured.
상기와 같이 구성된 종래의 베사 로컬 시스템은, CPU(10)의 데이타 단자와 연결된 32비트 데이타 버스가 상기 3개의 베사 확장슬롯(S1, S2, S3)을 포함하여 풀업저항, 메모리버퍼, 캐쉬메모리 등 여러 장치들에 각가 하나씩 병렬로 연결되어 있다. 또한 데이타버스에 실리는 데이타의 전송 방향을 콘트롤하는 방식에 있어서, CPU(10)와 베사 확장슬롯(S1)에 장착된 베사 마스터 카드가 데이타를 송수신할 때는 CPU(10)와 베사 마스타 카드에서 각각 콘트롤하고, CPU(10)와 베사 확장슬롯(S3)에 장착된 베사 슬레이브 카드(30)가 데이타를 송수신 할때는 CPU(10)에서 모든 콘트롤 동작을 수행하며, 메사 슬레이브 카드(30)와 베사 마스터 카드(20)가 서로 데이타를 송수신시는 베사 마스터 카드(20)에서 모든 콘트롤 동작을 수행하는 것이 일반적이다.In the conventional Besa local system configured as described above, the 32-bit data bus connected to the data terminal of the CPU 10 includes the three Besa expansion slots S1, S2, and S3, pull-up resistors, memory buffers, and cache memories. Each device is connected in parallel, one by one. In addition, in the method of controlling the transfer direction of data carried on the data bus, when the Besa master card mounted in the CPU 10 and the Besa expansion slot S1 transmits and receives data, the CPU 10 and the Besa master card respectively. When the Besa slave card 30 mounted on the CPU 10 and the Besa expansion slot S3 transmits and receives data, the CPU 10 performs all control operations, and the Mesa slave card 30 and the Besa master card. When the 20 transmits and receives data to each other, it is common to perform all control operations in the Besa master card 20.
이와 같은 종래의 베사 로컬 시스템은 기존의 주변장치에 부가하여 3개의 베사 확장슬롯이 각 하나씩의 데이타 버스를 통해 CPU의 데이타 단자와 연결되어 있기 때문에, 데이타 버스에 필요한 부하가 증가하고, 이로 인하여 베사 로컬 시스템용 주변장치를 베사 확장슬롯에 모두 장착하여 사용시 전체 시스템의 동작이 불안정해지는 문제점이 발생하게 된다. 또한, 베사 확장슬롯에 장착된 두개의 베사 로컬 시스템용 주변장치가 서로 데이타를 송수신할 때, 타 데이타 버스에 연결되어 있는 주변장치로부터의 데이타가 유입되는 것을 방지할 수 없으므로 데이타 충돌에 의한 오동작이 발생할 수 있다는 문제점도 있다.In the conventional Besa local system, in addition to the existing peripheral devices, three Besa expansion slots are connected to the data terminals of the CPU through one data bus, thereby increasing the load required for the data bus. When the peripheral device for the local system is mounted on all of the Besa expansion slots, the operation of the entire system becomes unstable. In addition, when two Besa local system peripheral devices mounted in the Besa expansion slot transmit and receive data with each other, data from a peripheral device connected to another data bus cannot be prevented from being introduced. There is also a problem that can occur.
상기와 같은 문제점을 해결하기 위한 본 고안의 목적은, CPU(10)의 데이타 입출력 단자에 접속된 데이타버스 한개만을 버퍼와 연결시키고 버퍼와 3개의 베사 확장슬롯에 3개의 데이타버스를 연결하여 CPU(10)의 데이타 입출력 단자에 접속된 데이타버스의 수를 감소시킴으로서 데이타 버스 접속에 따른 부하를 경감해주고, 버퍼의 제어를 통해 CPU(10)와 베사 확장슬롯에 장착된 주변장치들간의 데이타 전송 방향을 조정해주어 데이타 송수신시의 충돌을 방지해주도록 한 베사 로컬 시스템에서의 데이타 중계 방법 및 그 장치를 제공하는데 있다.An object of the present invention for solving the above problems is to connect only one data bus connected to a data input / output terminal of the CPU 10 with a buffer and three data buses connected to the buffer and three Besa expansion slots. By reducing the number of data buses connected to the data input / output terminals of 10), it reduces the load due to the data bus connection and controls the data transfer direction between the CPU 10 and peripheral devices mounted in the Besa expansion slot through control of the buffer. The present invention provides a method and apparatus for data relay in a Besa local system, which is adapted to prevent collisions during data transmission and reception.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은 베사 로컬 시스템에서의 데이타 전송방법에 있어서, 다수개의 데이타 송신측으로부터 발생되어 송신되어지는 데이타를 인가받는 제 1 단계와, 상기 제 1 단계에서 인가받은 전송데이타에 따라 데이타 전송방향을 판단하는 제 2 단계 및, 상기 제 2 단계에서 판단되어진 전송방향에 따라 우선적인 송신측이 희망하는 수신측으로 인가받은 데이타를 전송할 수 있도록 전송로를 형성하는 제 3 단계를 포함하는데 있다.A feature of the present invention for achieving the above object is a method for transmitting data in a Besa local system, comprising: a first step of receiving data generated and transmitted from a plurality of data transmitters; A second step of determining a data transmission direction according to the received transmission data, and a third step of forming a transmission path so that the preferred transmitting side can transmit the data to the desired receiving side according to the transmission direction determined in the second step. To include the steps.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 특징은 다수개의 비트로 병렬 데이타 송수신이 가능한 CPU와 다수개의 비트로 구성된 병렬데이타의 전송로인 소정갯수의 데이타 버스 및 베사 로컬 시스템에서 사용하는 비디오 카드등의 입출력장치에 접속단자를 제공하는 다수의 베사 확장 슬롯을 구비한 베사 로컬 시스템에 있어서, 상기 CPU의 데이타 입출력 단자에 접속된 상기 소정갯수의 데이타 버스중 임의의 제 1 데이타 버스와 접속되어 상기 다수의 베사 확장슬롯에 각각 데이타 버스를 제공하고, 상기 CPU에서 상기 제 1 데이타 버스를 통해 출력한 데이타를 공급받으면 상기 다수의 베사 확장슬롯측으로 전달해주며, 상기 다수의 베사 확장슬롯을 통해 출력된 데이타를 공급 받으면, 상기 CPU측으로 전달해주는 버퍼부와, 상기 CPU와 상기 다수의 베사 확장슬롯에 장착된 베사 로컬 시스템용 주변장치로부터 인가되는 데이타 송신 및 수신측에 관한 정보를 공급받아 상기 버퍼부의 데이타 전달 동작을 제어해주는 버퍼제어부를 포함하는데 있다.Another feature of the present invention for achieving the above object is a CPU capable of parallel data transmission and reception with a plurality of bits and a predetermined number of data buses and a video card for use in a Besa local system. A Besa local system having a plurality of Besa expansion slots for providing connection terminals to an input / output device, the Besa local system comprising: a plurality of Besa expansion slots connected to an arbitrary first data bus of the predetermined number of data buses connected to a data input / output terminal of the CPU; A data bus is provided to each of the Besa expansion slots, and when the data output through the first data bus is supplied from the CPU, the data bus is transferred to the plurality of Besa expansion slots, and the data output through the plurality of Besa expansion slots is supplied. When receiving, the buffer unit for delivering to the CPU side, the CPU and the plurality of It includes a buffer control unit for receiving information about the data transmission and reception side applied from the peripheral device for the Besa local system mounted in the Besa expansion slot to control the data transfer operation of the buffer unit.
또한, 상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 버퍼부는 상기 버퍼제어부의 제어에 따라 상기 CPU에서 상기 제 1 데이타 버스를 통해 출력한 다수개의 비트로 된 데이타를 소정갯수의 비트군으로 형성하여 상기 다수의 베사 확장슬롯측으로 전달해주고, 상기 다수의 베사확장슬롯을 통해 출력된 다수개의 비트로된 데이타를 소정갯수의 비트군으로 형성하여 상기 CPU측으로 전달해주는 소정갯수의 양방향 버퍼를 포함하여 이루어지는데 있다.In addition, an additional feature of the present invention for achieving the above object is that the buffer unit forms a plurality of bit groups of a plurality of bits of data output from the CPU through the first data bus under the control of the buffer control unit. And a predetermined number of bidirectional buffers which transmit the data to the plurality of Besa expansion slots, form a plurality of bits of data output through the plurality of Besa expansion slots, and transmit the data to the CPU side. have.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 발명에 의한 베사 로컬 시스템의 예시도로서, 32비트로 데이타를 처리할 수 있고, 32비트의 데이타 버스를 통해 각종 컴퓨터 주변장치와 32비트 병렬 데이타 송수신을 수행하는 CPU(10)와, 버퍼부(100)에서 제공하는 3개의 32비트 데이타 버스에 각각 연결되어 베사 로컬 시스템용 주변장치(비디오카드, 하드디스크 드라이버, LAN카드 등)에게 접속단자를 젝오해주는 베사 확장슬롯(S1~S3)과, 베사 로컬 시스템용 주변장치 중에서 CPU(10)에게 특정 동작 명령을 내릴 수 있는 베사 마스터 카드(20)와, 베사 로컬 시스템용 주변장치 중에서 상기 CPU(10)와 베사 마스터 카드(20)의 제어에 의해서만 동작할 수 있는 베사 슬레이브 카드(30)와, CPU(10)의 데이타 입출력 단자에 접속된 한개의 32비트 데이타 버스를 할당받고 베사 확장슬롯(S1~S3)에 32비트 데이타 버스를 각각 제공해주며 CPU(10) 또는 베사 확장슬롯(S1~S3)에 장착된 베사 로컬 시스템용 주변장치에서 데이타버스에 실어 공급하는 데이타가 베사 확장슬롯(S1~S3) 또는 CPU(10)측 어느 일방으로 전달되도록 해주는 버퍼부(100) 및, 버퍼부(100)의 데이타 전달 동작을 제어하는 버퍼제어부(200)로 이루어져 있다.2 is an exemplary diagram of a Besa local system according to the present invention, which is capable of processing data in 32 bits and performs 32-bit parallel data transmission / reception with various computer peripherals through a 32-bit data bus, Bessa expansion slot (S1 ~ S3) that connects to the three 32-bit data bus provided by the buffer unit 100 to project the connection terminal to peripheral devices (video card, hard disk driver, LAN card, etc.) for the Besa local system. And a Besa master card 20 capable of giving a specific operation command to the CPU 10 among the peripheral devices for the Besa local system, and the Besa master card 20 of the CPU 10 and the Besa master card 20 from the peripheral devices for the Besa local system. A 32-bit data bus connected to the data input / output terminal of the CPU 10 and the Besa slave card 30, which can be operated only by the control, is allocated, and a 32-bit data bus is assigned to the Besa expansion slots S1 to S3. The data provided to the data bus from the peripheral device for the Besa local system mounted on the CPU 10 or the Besa expansion slots S1 to S3, respectively, is supplied to either the Besa expansion slots S1 to S3 or the CPU 10 side. It consists of a buffer unit 100 to be delivered to, and a buffer control unit 200 for controlling the data transfer operation of the buffer unit 100.
상기와 같이 구성된 본 발명에 의한 베사 로컬 시스템에서의 CPU와 베사 확장슬롯에 장착된 입출력 장치간의 데이타 송수신 동작을 설명하면 다음과 같다.A data transmission / reception operation between a CPU and an input / output device mounted on the Besa expansion slot in the Besa local system according to the present invention configured as described above will be described below.
CPU(10)와 베사 확장슬롯(S1~S3)에 장착된 베사 마스터 카드(20)와 베사 슬레이브 카드(30)간의 데이타 송수신에 있어서 가능한 6가지의 경우의 수가 있는데 이는 곧, CPU(10)에서 베사 슬레이브 카드(30)로 데이타를 송신하는 경우와, CPU(10)에서 베사 슬레이브 카드(30)의 데이타를 수신하는 경우와, CPU(10)에서 CPU버스를 통하여 베사 마스타 카드(20)로 데이타를 송신하는 경우와, 베사 마스터 카드(20)에서 CPU(10)로 CPU 버스를 통하여 데이타를 송신하는 경우와, 베사 마스터 카드(20)에서 CPU(10)로 CPU 버스를 통하여 데이타를 송신하는 경우와, 베사 마스터 카드(20)에서 베사 슬레이브 카드(30)로 데이타를 송신하는 경우 및, 베사 마스터 카드(20)에서 베사 슬레이브 카드(30)의 데이타를 수신하는 경우이다.There are six possible cases of data transmission and reception between the Besa master card 20 and the Besa slave card 30 mounted in the CPU 10 and the Besa expansion slots S1 to S3. When data is sent to the Besa slave card 30, when the data of the Besa slave card 30 is received by the CPU 10, and when the data is sent from the CPU 10 to the Besa master card 20 via the CPU bus. Is used to transmit data from the Besa master card 20 to the CPU 10 via the CPU bus, and is transmitted from the Besa master card 20 to the CPU 10 via the CPU bus. And the case where data is transmitted from the Besa master card 20 to the Besa slave card 30, and when the data of the Besa slave card 30 is received from the Besa master card 20.
첫째로 CPU(10)에서 베사 슬레이브 카드(30)의 데이타를 수신하는 경우, CPU(10)는 베사 슬레이브 카드(30)에 소정 데이타 전송을 요구하고 리드라이트신호(W/R)를 로우상태로 출력하며 베사 슬레이브 카드(30)는 동작시작을 알리는 액티브신호(ED가 로우상태)를 로우상태로 출력하는 동시에 베사 확장슬롯(S3)과 데이타 버스를 통해 32비트 데이타를 송신한다.First, when the CPU 10 receives the data of the Besa slave card 30, the CPU 10 requests the Besa slave card 30 to transmit a predetermined data and sets the read / write signal W / R low. The Besa slave card 30 outputs an active signal indicating the start of operation (ED is low) to the low state and simultaneously transmits 32-bit data through the Besa expansion slot S3 and the data bus.
버퍼제어부(200)는 베사 슬레이브 카드(30)에서 출력한 액티브신호(DE가 로우상태)와 CPU(10)에서 출력한 리드라이트신호(W/R 가 로우상태)를 입력단자(DE, W/R)를 통해 입력받는데 나머지 입력단자(VM)를 통해서는 베사 마스터 카드(20)로부터 하이상태의 액티브신호가 입력되지 않았으므로 출력단자(DIR)를 통해 로우레벨 전압을 출력한다.The buffer control unit 200 inputs the active signals (DE is low state) output from the Besa slave card 30 and the read write signal (W / R is low state) output from the CPU 10 to the input terminals DE and W /. The high level active signal is not inputted from the Besa master card 20 through the remaining input terminal VM, and outputs a low level voltage through the output terminal DIR.
한편 베사 슬레이브 카드(30)에서 송신한 32비트 데이타는 0~7번째 비트까지가 양방향 버퍼(110)의 입출력 단자(B)에 공급되고, 8~15번째 비트는 양방향 버퍼(120)의 입출력 단자(B)에, 16~23번째 비트는 양방향 버퍼(130)의 입출력단자(B)에, 24~31번째 비트는 양방향 버퍼(140)의 입출력 단자에 공급되는데, 각 양방향 버퍼(110, 120, 130, 140)는 버퍼제어부(200)에서 출력한 로우레벨 전압을 공급받은 후 입출력 단자(B)에 공급된 데이타를 입출력 단자(A)를 통해 출력한다.On the other hand, 32-bit data transmitted from the Besa slave card 30 is supplied to the input / output terminal B of the bidirectional buffer 110 up to 0 to 7th bit, and the 8 to 15th bit is the input / output terminal of the bidirectional buffer 120. In (B), the 16th to 23rd bits are supplied to the input / output terminal B of the bidirectional buffer 130, and the 24th to 31st bits are supplied to the input / output terminal of the bidirectional buffer 140. Each bidirectional buffer 110, 120, 130 and 140 receive the low level voltage output from the buffer control unit 200 and then output the data supplied to the input / output terminal B through the input / output terminal A. FIG.
이후 각 양방향 버퍼(110, 120, 130, 140)에서 출력한 32비트 데이타는 CPU(10)의 입출력 단자(D0~D31)에 접속된 데이타 버스를 통해 CPU(10)에 전달된다.Thereafter, 32-bit data output from each of the bidirectional buffers 110, 120, 130, and 140 is transferred to the CPU 10 through a data bus connected to the input / output terminals D0 to D31 of the CPU 10.
두번째로 베사 마스터 카드(20)에서 CPU(10)측으로 CPU버스를 통하여 데이타를 송신하는 경우, 베사 마스터 카드(20)는 CPU(10)로 CPU버스를 통하여 데이타를 송신하겠다는 신호를 보내고 동작 시작을 알리는 액티브신호(VM이 로우)의 출력과 함께 베사 확장슬롯(S1)과 데이타 버스를 통해 32비트 데이타를 송신한다. 버퍼제어부(200)는 베사 마스터 카드(20)에서 출력한 액티브신호(VM이 로우)와 리드라이트신호(W/R가 하이)를 입력받아 출력단자(DIR)를 통해 로우 레벨 전압을 출력하고, 양방향 버퍼(110, 120, 130, 140)는 베사 마스터 카드(20)에서 송신한 32비트 데이타를 입출력 단자(B)를 통해 8비트씩 각각 공급받은 상태에서 버퍼제어부(200)로부터의 로우레벨 전압을 인가받으면 입출력 단자(A)를 통해 공급받은 8비트 데이타를 각각 출력한다. 이후 CPU(10)는 양방향 버퍼(110, 120, 130, 140)에서 각각 출력한 4개의 8비트 데이타 즉, 32비트 데이타를 데이타 버스를 통해 수신한다.Secondly, when data is transmitted from the Besa master card 20 to the CPU 10 by the CPU bus, the Besa master card 20 sends a signal to the CPU 10 to transmit data through the CPU bus and starts operation. Ali transmits 32-bit data through the Besa expansion slot (S1) and the data bus with the output of the active signal (VM low). The buffer controller 200 receives an active signal (VM is low) and a read write signal (W / R is high) output from the Besa master card 20 and outputs a low level voltage through the output terminal DIR. The bidirectional buffers 110, 120, 130, and 140 are low-level voltages from the buffer control unit 200 in a state where 32 bits of data transmitted from the Besa master card 20 are supplied through 8 input / output terminals B, respectively. When is supplied, the 8-bit data supplied through the input / output terminal A is output. Thereafter, the CPU 10 receives four 8-bit data, that is, 32-bit data, output from the bidirectional buffers 110, 120, 130, and 140, respectively, through the data bus.
세번째로 베사 마스터 카드(20)와 베사 슬레이브 카드(30)간의 데이타 송수신의 경우, 베사 마스터 카드(20)는 베사 슬레이브 카드(30)로 데이타 송신을 알리거나 데이타 전송을 요구하고, 액티브신호의 출력과 함께 32비트 데이타를 송신하거나 액티브신호만을 출력한다.Thirdly, in case of data transmission and reception between the Besa master card 20 and the Besa slave card 30, the Besa master card 20 notifies the Besa slave card 30 of data transmission or requests data transmission, and outputs an active signal. 32bit data is sent or only active signal is output.
베사 슬레이브 카드(30)는 베사 마스터 카드(20)로부터 데이타 송신을 알리는 신호와 데이타 전송을 요구하는 신호중 임의 한 신호라도 입력받으면 액티브신호를 출력하게 되므로 버퍼제어부(200)에서는 입력 단자(DE, VM)를 통해 베사 마스터 카드(20)와 베사 슬레이브 카드(30)에서 출력한 로우상태의 액티브신호를 입력받아 로우레벨 신호를 출력한다. 양방향 버퍼(110, 120, 130, 140)는 로우레벨 신호를 각각 입력받고 입출력 단자(A)를 통해 유입되는 데이타가 입출력 단자(B)로 유출되지 않도록 버퍼의 데이타 전송로를 입출력 단자(B)에서 입출력 단자(A)로 향하도록 열어 놓는다.Since the Besa slave card 30 receives any signal from the Besa master card 20 to inform the data transmission and a signal for requesting data transmission, the Besa slave card 30 outputs an active signal, so that the buffer control unit 200 input terminals DE and VM. The low level signal is outputted by receiving the active signal of the low state output from the Besa master card 20 and the Besa slave card 30 through. The bidirectional buffers 110, 120, 130, and 140 receive low-level signals, respectively, and pass the data transfer paths of the buffers so that data flowing through the input / output terminal A does not leak to the input / output terminal B. To the input / output terminal (A).
이후 베사 마스터 카드(20)는 베사 슬레이브 카드(30)측으로 데이타를 전송하거나 베사 슬레이브 카드(30)에서 전송한 데이타를 수신한다.Thereafter, the Besa master card 20 transmits data to the Besa slave card 30 or receives data transmitted from the Besa slave card 30.
지금까지 설명한 첫번째부터 세번째까지의 경우는 모두 버퍼제어부(200)의 로우레벨 출력에 의해 양방향 버퍼(110, 120, 130, 140)가 입출력 단자(B)에서 입출력 단자(A)로 데이타 전송로를 연결시키는 경우에 대해 설명한 것이고, CPU(10)가 베사 슬레이브 카드(30)측으로 데이타를 송신하는 경우와, CPU(10)에서 CPU 버스를 통하여 베사 마스터 카드(20)측으로 데이타를 송신하는 경우에 있어서는 버퍼제어부(200)가 입력단자(DE)를 통해 베사 슬레이브 카드(30)측에서 출력한 액티브신호만을 입력받거나, 입력단자(VM, W/R)를 통해 베사 마스터 카드(30)와 CPU(10)에서 출력한 액티브신호와 리드 라이트(W/R)신호를 입력받게 된다. 이와 같이 버퍼제어부(200)의 입력단자(DE) 또는 입력단자(VM, W/R)에 액티브신호 또는 액티브신호와 리드 라이트신호가 입력된 경우에는 버퍼제어부(200)에서 하이레벨 전압을 출력하게 되고 양방향 버퍼(110, 120, 130, 140)는 입출력 단자(A)에서 입출력 단자(B)로 데이타 전송로를 연결시키기 때문에 CPU(10)에서 송신한 데이타를 베사 슬레이브 카드(30)에서 수신하거나, CPU(10)에서 CPU버스를 통하여 송신한 데이타를 베사 마스터 카드(20)에서 수신할 수 있게 된다.In the first to third cases described above, the bidirectional buffers 110, 120, 130, and 140 transfer data from the input / output terminal B to the input / output terminal A by the low level output of the buffer control unit 200. In the case where the connection is made, the CPU 10 transmits data to the Besa slave card 30 and the CPU 10 transmits data to the Besa master card 20 via the CPU bus. The buffer controller 200 receives only the active signal output from the Besa slave card 30 through the input terminal DE, or the Besa master card 30 and the CPU 10 through the input terminals VM and W / R. ) Receives the active signal and the read / write signal. As such, when the active signal or the active signal and the read / write signal are input to the input terminal DE or the input terminals VM and W / R of the buffer controller 200, the buffer controller 200 outputs a high level voltage. Since the bidirectional buffers 110, 120, 130, and 140 connect a data transmission path from the input / output terminal A to the input / output terminal B, the data transmitted from the CPU 10 may be received by the Besa slave card 30. The data transmitted by the CPU 10 via the CPU bus can be received by the Besa master card 20.
이상에서 설명한 바와같이 본 발명은 베사 확장슬롯을 위한 데이타 버스를 버퍼부에서 제공해주고 CPU의 데이타 입출력 단자와 접속된 데아타 버스 한개만을 사용하여 CPU와 다수개의 베사 확장슬롯간의 테이타 송수신을 수행할 수 있기 때문에, CPU와 CPU에 접속된 데이타 버스간의 로드 부하를 감소시켜주는 동시에 베사 확장슬롯에 장착된 기기간의 데이타 송수신시 버퍼부에 의해 외부 데이타 유입이 방지되어 베사 로컬 시스템 전체가 안정된 동작을 할 수 있도록 해주는 효과가 있다.As described above, the present invention provides a data bus for the Besa expansion slot in the buffer unit and performs data transmission and reception between the CPU and a plurality of Besa expansion slots using only one data bus connected to the data input / output terminal of the CPU. This reduces the load load between the CPU and the data bus connected to the CPU, and prevents the inflow of external data by the buffer unit during data transmission and reception between devices mounted in the Besa expansion slot, enabling the entire Besa local system to operate stably. It has the effect of making it work.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022693A KR950010948B1 (en) | 1993-10-29 | 1993-10-29 | Apparatus and method for relaying data in vesa local system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022693A KR950010948B1 (en) | 1993-10-29 | 1993-10-29 | Apparatus and method for relaying data in vesa local system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012233A KR950012233A (en) | 1995-05-16 |
KR950010948B1 true KR950010948B1 (en) | 1995-09-26 |
Family
ID=19366877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930022693A KR950010948B1 (en) | 1993-10-29 | 1993-10-29 | Apparatus and method for relaying data in vesa local system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950010948B1 (en) |
-
1993
- 1993-10-29 KR KR1019930022693A patent/KR950010948B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950012233A (en) | 1995-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4443846A (en) | Dual port exchange memory between multiple microprocessors | |
US4451886A (en) | Bus extender circuitry for data transmission | |
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
US4965723A (en) | Bus data path control scheme | |
WO1999060735A1 (en) | Serial data expansion unit | |
KR910010335A (en) | Interface circuit | |
KR850007129A (en) | Microcomputer system with bus control | |
US5838995A (en) | System and method for high frequency operation of I/O bus | |
US4760516A (en) | Peripheral interrupt interface for multiple access to an interrupt level | |
US3643223A (en) | Bidirectional transmission data line connecting information processing equipment | |
US6202116B1 (en) | Write only bus with whole and half bus mode operation | |
US5623611A (en) | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception | |
KR950010948B1 (en) | Apparatus and method for relaying data in vesa local system | |
US6912607B2 (en) | Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus | |
EP1594068A2 (en) | PCI Bus system | |
KR100602204B1 (en) | Controll system have main controller and peripheral controller, metnod for bus connection | |
EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
KR100252084B1 (en) | Method for writing/reading data and data access apparatus in multi-process system | |
JP3282396B2 (en) | Signal transmission method | |
JP3086245B2 (en) | Other system access designation device | |
KR100430235B1 (en) | Circuit for controlling data transfer between system board and sub-board using common data/address bus line | |
KR100260538B1 (en) | Method of transmitting data between central processing unit and peripheral device and apparatus thereof | |
JPH06224975A (en) | Method for resetting modules connected with each other, and system using this method | |
SU1675896A1 (en) | Device for information changing of computer and peripherals | |
JP2639248B2 (en) | Communication interface device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080904 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |