KR940012738A

KR940012738A - 유도성 부하를 피드시키기 위한 회로

Info

Publication number: KR940012738A
Application number: KR1019930023183A
Authority: KR
Inventors: 스쿤즈 케빈
Original assignee: 윌리엄 이 힐러; 텍사스 인스트루먼츠 도이취랜드 게엠베하
Priority date: 1992-11-03
Filing date: 1993-11-03
Publication date: 1994-06-24
Also published as: JPH06209592A; EP0596472A2; EP0596472A3

Abstract

유도성 부하(M)을 퍼드시키기 위한 회로 구성은 제어 회로(12)를 통한 게이트 제어를 위해서, 자신의 출력단자(A, B)에 유도성 부하(M)이 접속되어 있는, H-브리지(14)를 형성하는 다수의 전력 트랜지스터(T₁-T₁)들을 포함한다. 제어회로는 H-브리지(14)의 출력 단자(A, B)들에 할당된 과전압 검출 수단(16, 18)들과 호환성이 있어서, 과전압 상황이 발생하면 이 과전압을 억제하기 위해 전력 트랜지스터(T₁-T₁)를 제어한다.

Description

유도성 부하를 피드시키기 위한 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 모터를 제공하기 위한 회로 구성의 개략도.

제2도는 과전압 검출기 수단의 비교기의 스위칭 원리를 도시한 도면.

Claims

제어 회로(12)를 통한 게이트 제어를 위해서, 자신의 출력 단자(A, B)에 유도성 부하(M)이 접속되어 있는 H-브리지(14)를 형성하는 다수의 전력 트랜지스터(T₁-T₄)들을 포함하는 상기 유도성 부하(M)을 피드시키기 위한 회로에 있어서, 과전압 상황이 발생되면 과전압을 억제하기 위해서 상기 제어 회로(12)가 H-브리지 (14)의 출력 단자(A, B)에 할당된 과전압 검출 수단(16, 18)에 의해 구동되어 상기 전력 트랜지스터(T₁-T₄)들을 제어하는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제1항에 있어서, 상기 과전압 검출 수단(16, 18) 그리고 상기 제어 회로(12)가 상기 유도성 부하(M)의 전력 OFF 중에 발생하는 유도 전압(u_Ind)를 억제하도록 구성되는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제1 또는 제2항에 있어서, 과전압 상태에서 각각의 경우에 1개의 전력 트랜지스터 (T₂또는 T₁)만이 스위치되어 도전되는 동안에 다른 전력 트랜지스터(T₂또는 T₁)는 유도 전류(i_Ind)를 위한 다이오드(D₁또는 D₂)에 의해 각각 바이패스되는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
상기 항들 중 어느 한 항에 있어서, 상기 과전압 검출 수단이, 2개의 입력이 상기 H-브리지(14)의 출력단자(A, B) 그리고 전압원 단자(V_BAT)에 접속되어 있는 1개 이상의 비교기(16, 18)을 포함하는 것을 특징으로 하는 유도성 부귀(M)을 피드시키기 위한 회로.
제4항에 있어서, 상기 H-브리지(14)의 각각의 출력 단자(A, B)에 1개의 비교기(16, 18) 각각이 할당되는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제4또는 제5항에 있어서, 상기 H-브리지(14)의 대응 출력 단자(A, B)가 상기 비교기(16, 18)의 정(+) 입력에 접속되고 부(-) 입력은 정(+)전압원 단자(V_BAT)에 접속되는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제4, 제5또는 제6항에 있어서, 상기 비교기(16, 18)은 에미터와 베이스가 2개의 비교기 입력들을 형성하고 콜렉터가 다이오드 특히, 트랜지스터 다이오드 (T₆)과 직렬로 되어 전류 미러(20, 22)들 중 입력 회로(20)을 형성하는 트랜지스터(T₅)를 포함하는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제7항에 있어서, 상기 트랜지스터(T₅)는 에미터가 상기 H-브리지(14)의 대응 출력 단자(A, B)에 접속되고 베이스가 정(+)전압원 단자(V_BAT)에 접속되어 있는 pnp 트랜지스터인 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
상기 항들 중 어느 한 항에 있어서, 상기 전력 트랜지스터(T₁-T₄)가 금속 산화물 반도체(MOS) 전계 효과 트랜지스터인 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제9항에 있어서, 상기 H-브리지(14)가 고속 구동기(HSD)로서 채택된 2개의 MOS 전계 효과 트랜지스터(T₁, T₂)와 저속 구동기(LSD)로서 채택된 2개의 MOS 전계 효과 트랜지스터(T₃, T₄)를 포함하는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
제10항에 있어서, 과전압 상태에서, 고속 구동기(HSD)로서 채택된 1개 이상의 각각의 상기 MOS 전계 효과 트랜지스터 (T₁, T₂)가 과전압을 억제하기 위해서 제어될 수 있는 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.
상기 항들 중 어느 한 항에 있어서, 상기 유도성 부하가 전기 모터(M)인 것을 특징으로 하는 유도성 부하(M)을 피드시키기 위한 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.