KR940012158A - Serial data communication method between microcomputers - Google Patents

Serial data communication method between microcomputers Download PDF

Info

Publication number
KR940012158A
KR940012158A KR1019920021370A KR920021370A KR940012158A KR 940012158 A KR940012158 A KR 940012158A KR 1019920021370 A KR1019920021370 A KR 1019920021370A KR 920021370 A KR920021370 A KR 920021370A KR 940012158 A KR940012158 A KR 940012158A
Authority
KR
South Korea
Prior art keywords
data
microcomputers
serial
microcomputer
data communication
Prior art date
Application number
KR1019920021370A
Other languages
Korean (ko)
Other versions
KR960016413B1 (en
Inventor
김기철
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019920021370A priority Critical patent/KR960016413B1/en
Publication of KR940012158A publication Critical patent/KR940012158A/en
Application granted granted Critical
Publication of KR960016413B1 publication Critical patent/KR960016413B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 제1 및 제2 마이컴(10) 및 (20)간의 시리얼 데이타 통신 방법에 관한 것이다. 제1마이컴(10)은 데이타 출력 단자(DAOT)로부터 사전설정된 기간동안 로우 레벨의 신호를 발생한다. 이 로우 레벨의 신호는 제2 마이컴(20)에 대하여 데이타 송신 준비(Ready) 신호로서 사용된다. 그후 제1 및 제1 마이컴(10) 및 (20)간에 데이타가 전송 및 수신된다. 각각의 마이컴은 데이타 입력단자(DIN)를 통한 데이타의 수신과 동시에 새로운 전송 데이타를 각각의 시리얼 레지스터(25)를 통하여 시리얼 버퍼(15)내에 로드시킨다. 사전설정된 갯수의 데이타 송신 완료 후 제1 마이컴(10)은 상기 사전설정된 기간동안 로우 레벨의 신호를 또다시 발생하며, 이 신호는 제2 마이컴(20)에 대하여 데이타 전송 및 수신의 완료를 나타낸다. 본 발명에 따라서, 제1 및 제2 마이컴(10)(20)에서 전형적으로 사용되는 준비(Ready) 단자가 절약될 수 있다. 이들 마이컴은 VCR에서 사용되는 서보/시스콘 마이컴 및 타이머 마이컴으로 구현된다.The present invention relates to a serial data communication method between the first and second microcomputers 10 and 20. The first microcomputer 10 generates a low level signal for a predetermined period from the data output terminal DAOT. This low level signal is used as a data transmission ready signal for the second microcomputer 20. Thereafter, data is transmitted and received between the first and first microcomputers 10 and 20. Each microcomputer loads new transmission data into the serial buffer 15 through each serial register 25 at the same time as the data is received through the data input terminal DIN. After completion of the predetermined number of data transmissions, the first microcomputer 10 generates a low level signal again during the predetermined period, which indicates completion of data transmission and reception with respect to the second microcomputer 20. According to the present invention, ready terminals typically used in the first and second microcomputers 10 and 20 can be saved. These microcomputers are implemented with servo / ciscon microcomputers and timer microcomputers used in VCRs.

Description

마이컴간의 시리얼 데이타 통신방법Serial data communication method between microcomputers

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제3도는 본 발명에 따른 서보/시스콘 마이컴의 시리얼 통신을 예시하는 플로우 차트,3 is a flow chart illustrating serial communication of a servo / ciscon microcomputer according to the present invention;

제5도는 본 발명에 따른 서보/ 시스콘 마이컴에 의해 수행되는 3선식 시리얼 통신의 타이밍도.5 is a timing diagram of three-wire serial communication performed by the servo / ciscon micom according to the present invention.

Claims (4)

외부에 각기 클럭 단자(CLK), 데이타 입력단자(DIN), 데이타 출력단(DOUT)를 가지고, 클럭단자와 클럭단자, 데이타 입력 단자와 데이타 출력단자가 서로 연결되며, 내부에 데이타 통신용 시리얼 버퍼수단(15)과, 상기 시리얼 버퍼 수단(15)과 메모리(RAM)사이에서 데이타의 중재를 담당하는 시리얼 레지스너(25)를 각기 포함하는 제1 및 제2 마이컴(10) 및 (20)간의 데이타 통신방법에 있어서, (a) 제1마이컴(10)의 데이타 출력 단자(DOUT)로부터 상기 제2마이컴(20)의 데이타 입력단자(DIN)로 데이타 통신 시작을 나타내는 데이타 통신 준비 신호를 전압 레벨의 변화로써 발생하는 단계와; (b) 상기 각각의 제1 및 제2마이컴(10) 및 (20)내 메모리 수단으로부터 페치된 송신될 데이타를 시리얼 레지스터(25)로부터 시리얼 버퍼(15)내로 로드하는 단계와; (c) 시리얼 통신 개시 신호를 발생하는 단계와; (d) 상기 시리얼 통신 개시 신호에 응답하여 상기 클럭 단자(CLK)로부터 발생되는 클럭 신호에 동기하여 상기 로드된 송신될 데이타를 상기 데이타 출력단자(DOUT)로부터 출력하는 단계와; (e) 상기 각각의 마이컴(10) 및 (20)으로부터 출력된 데이타를 상기 데이타 입력단자(DIN)를 통해 수신하는 단계와; (f)상기단계 (b)내지 (e)를 사전 설정된 데이타 수만큼 사전설정된 시간 간격마다 반복하는 단계와; (f)상기 (e)단계 후 상기 제1 마이컴(10)의 데이타 출력단자(DOUT)로부터 상기 제2마이컴(20)의 데이타 입력 단자(DIN)로 데이타 통신 종료를 나타내는 데이타 통신 종료 신호를 전압 레벨의 변화로서 발생하는 단계를 포함하는 마이컴 간의 시리얼 데이타 통신 방법.It has a clock terminal CLK, a data input terminal DIN and a data output terminal DOUT on the outside, and a clock terminal, a clock terminal, a data input terminal and a data output terminal are connected to each other, and a serial buffer means for data communication therein (15). And a first and second microcomputers 10 and 20 each comprising a serial register 25 which is responsible for mediating data between the serial buffer means 15 and the memory RAM. (A) A data communication ready signal indicating the start of data communication from the data output terminal DOUT of the first microcomputer 10 to the data input terminal DIN of the second microcomputer 20 by changing the voltage level. Generating; (b) loading data to be transmitted from the serial register (25) into the serial buffer (15) fetched from the memory means in each of the first and second microcomputers (10) and (20); (c) generating a serial communication start signal; (d) outputting the loaded data to be transmitted from the data output terminal (DOUT) in synchronization with a clock signal generated from the clock terminal (CLK) in response to the serial communication start signal; (e) receiving data output from each of the microcomputers 10 and 20 through the data input terminal DIN; (f) repeating steps (b) to (e) for each predetermined time interval by a predetermined number of data; (f) after the step (e), a data communication end signal indicating the end of data communication from the data output terminal DOUT of the first microcomputer 10 to the data input terminal DIN of the second microcomputer 20 A method of serial data communication between microcomputers, comprising the steps of a level change. 제1항에 있어서, 상기 데이타 통신 준비 신호와 상기 데이타 통신 종료신호는 상기 데이타 송신 및 수신 시간과 구별을 위해 상기 사전설정된 시간 간격의 적어도 2회동안 발생되는 마이컴간의 시리얼 데이타 통신 방법.The method of claim 1, wherein the data communication ready signal and the data communication end signal are generated during at least two times of the predetermined time interval to distinguish the data transmission and reception time. 제1항에 있어서, 상기 제2 마이컴(20)은 상기 제1 마이컴(10)으로부터 발생된 상기 데이타 통신 준비 및 완료 신호의 발생 횟수를 판단할 때마다 시리얼 통신 플래그 레지스터(FLAG) 내 플래그 비트의 상태를 토글시킴으로써 상기 데이타 통신 준비 및 완료 신호의 발생을 선택적으로 나타내는 마이컴간의 시리얼 데이타 통신 방법.The method according to claim 1, wherein the second microcomputer 20 determines the number of occurrences of the data communication ready and completion signal generated from the first microcomputer 10 to set the flag bit in the serial communication flag register FLAG. A method of serial data communication between microcomputers that selectively indicates the generation of the data communication ready and completion signal by toggling a state. 제1항에 있어서, 상기 제1 마이컴(10)과 제2 마이컴(20)은 각기 카운터 레지스터(SIOCNT) 및 카운터 레지스터 레지스터(TIOCNT)에 의해 송신 및 수신되는 사전 설정된 데이타수를 카운트하는 마이컴 간의 시리얼 데이타 통신 방법.The serial communication apparatus according to claim 1, wherein the first microcomputer 10 and the second microcomputer 20 each have a serial number between microcomputers which counts a predetermined number of data transmitted and received by the counter register SIOCNT and the counter register register TIOCNT. Data communication method. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920021370A 1992-11-13 1992-11-13 Serial data communication method between microcomputer KR960016413B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920021370A KR960016413B1 (en) 1992-11-13 1992-11-13 Serial data communication method between microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920021370A KR960016413B1 (en) 1992-11-13 1992-11-13 Serial data communication method between microcomputer

Publications (2)

Publication Number Publication Date
KR940012158A true KR940012158A (en) 1994-06-22
KR960016413B1 KR960016413B1 (en) 1996-12-11

Family

ID=19343121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021370A KR960016413B1 (en) 1992-11-13 1992-11-13 Serial data communication method between microcomputer

Country Status (1)

Country Link
KR (1) KR960016413B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442853B1 (en) * 1997-09-18 2005-05-24 삼성전자주식회사 Communication method between optical disc servo and micom
KR100792703B1 (en) * 2005-07-21 2008-01-11 신 에트케 테크놀로지 컴퍼니 리미티드 Serial Data Transmission Method and System

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442853B1 (en) * 1997-09-18 2005-05-24 삼성전자주식회사 Communication method between optical disc servo and micom
KR100792703B1 (en) * 2005-07-21 2008-01-11 신 에트케 테크놀로지 컴퍼니 리미티드 Serial Data Transmission Method and System

Also Published As

Publication number Publication date
KR960016413B1 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
KR890005745A (en) To reduce the likelihood of occurrence of quasi-safety flip-flops and metastable states
KR980007258A (en) I²C communication device using general purpose microcomputer
US5079548A (en) Data packing circuit in variable length coder
WO1999039354A3 (en) Event phase modulator for integrated circuit tester
KR910003666A (en) Data output control circuit of semiconductor memory device
KR880009381A (en) Semiconductor integrated circuit device
GB1053189A (en)
US5742188A (en) Universal input data sampling circuit and method thereof
US5018168A (en) Clock signal conversion circuit
KR960025082A (en) Data transmission device
CA2014969C (en) Delay circuit
KR940012158A (en) Serial data communication method between microcomputers
KR950035185A (en) Precoded Waveform Transmitter for Filtered Twisted Pair
US5933799A (en) Noise eliminating bus receiver
AU654769B2 (en) Trigger signal generating circuit
US5675271A (en) Extended chip select reset apparatus and method
EP0246355A2 (en) Error and calibration pulse generator
US5572149A (en) Clock regeneration circuit
SU1196838A1 (en) Device for generating code sequences
RU2029988C1 (en) Digital information input device
KR200245724Y1 (en) A unit of abstracting 8K clock signal from a 64K clock signal
SU1195433A1 (en) Pulse sequence converter
JP2827679B2 (en) Semiconductor device
KR100641914B1 (en) The device for generating internal column address
KR100248722B1 (en) Pcm data processing equipment of heterogeneous sender-receiver clock

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee