Claims (2)
VGA모니터를 구비한 멀티미디어시스템에 있어서; 입력단자(3,4,6)로 입력되는 제1,2,3영상신호를 디지탈신호로 변환하는 아날로그/디지탈 변환수단(10,11,12)과, 상기 아날로그/디지탈 변환수단(10,11,12)의 출력신호를 처리하여 디지탈 R.G.B 신호를 출력하는 신호처리수단(30,31,32)과, 상기 신호처리수단(30,31,32)의 출력신호를 저장하는 메모리수단(60,61,62)와, 입력단자(1)로 입력되는 VGA신호와 상기 메모리수단(60,61,62)의 출력신호를 VGA모니터로 출력하는 멀티플렉서(80,81,82)와, 시스템을 전체적으로 제어하는 중앙처리장치의 제어하에 상기 멀티플렉서(80,81,82)의 출력신호를 조절하기 위한 제어신호를 출력하는 제어수단(40,41,42)과, 상기 제어수단(40,41,42)과 멀티플렉서(80,81,82)사이에 병렬접속하여 제어신호를 전송하는 3상태버퍼(70,71,72)와, 상기 메모리수단(60,61,62)과 멀티플렉서 사이에 병렬접속하여 영상데이타를 전송하는 3상태버펴(73,74,75)를 구비함을 특징으로 하는 화상화면 다중겹침 구현회로.A multimedia system having a VGA monitor; Analog / digital conversion means (10,11,12) for converting the first, second, and third video signals inputted to the input terminals (3,4,6) into digital signals; and the analog / digital conversion means (10,11). Signal processing means (30,31,32) for processing the output signal of (12) and outputting a digital RGB signal, and memory means (60,61) for storing the output signal of the signal processing means (30,31,32). 62, a multiplexer (80, 81, 82) for outputting a VGA signal input to the input terminal (1) and an output signal of the memory means (60, 61, 62) to the VGA monitor, and the system as a whole. Control means (40, 41, 42) for outputting a control signal for adjusting an output signal of the multiplexers (80, 81, 82) under control of a central processing unit, and the control means (40, 41, 42) and multiplexer Tri-state buffers 70, 71, 72 for transmitting control signals by parallel connection between 80, 81, and 82, and image data by parallel connection between the memory means 60, 61, 62 and the multiplexer. 3 beopyeo transmission state (73,74,75) includes also characterized by an image display multiple overlapping implementation of the circuit of the.
제1항에 있어서; 상기 아날로그/디지탈 변환수단(10,11,12)의 출력신호를 원상태로 복호하여 상기 신호처리수단(30,31,32)으로 출력하는 디코더 (20,21,22)를 더 구비함을 특징으로 하는 화상화면 다중겹침 구현회로.The method of claim 1; And a decoder (20, 21, 22) for decoding the output signals of the analog / digital converting means (10, 11, 12) to their original state and outputting them to the signal processing means (30, 31, 32). Image display multiple overlapping implementation circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.