KR940010547B1 - Bonding method of semiconductor chip - Google Patents

Bonding method of semiconductor chip Download PDF

Info

Publication number
KR940010547B1
KR940010547B1 KR1019910018422A KR910018422A KR940010547B1 KR 940010547 B1 KR940010547 B1 KR 940010547B1 KR 1019910018422 A KR1019910018422 A KR 1019910018422A KR 910018422 A KR910018422 A KR 910018422A KR 940010547 B1 KR940010547 B1 KR 940010547B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner lead
bonding
hole
bonding pad
Prior art date
Application number
KR1019910018422A
Other languages
Korean (ko)
Other versions
KR930009042A (en
Inventor
김진호
최완균
기 박
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910018422A priority Critical patent/KR940010547B1/en
Priority to JP4051547A priority patent/JPH0810717B2/en
Publication of KR930009042A publication Critical patent/KR930009042A/en
Application granted granted Critical
Publication of KR940010547B1 publication Critical patent/KR940010547B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Abstract

separating a semiconductor chip from an inner lead at a distance of 50-100 μm and making a through hole for the inner lead match with a bonding pad; and injecting a conductive epoxy into the through hole to form a bumper on the surface of the inner lead and an interface of the bonding pad and the through hole.

Description

반도체칩 본딩방법Semiconductor Chip Bonding Method

제 1 및 제 2 도는 종래의 범프를 이용한 반도체칩 본딩방법을 나타낸 도면.1 and 2 illustrate a semiconductor chip bonding method using a conventional bump.

제 3a~b 도는 이 발명에 따른 반도체칩 본딩방법을 나타낸 공정도이다.3A to 3B are process drawings showing a semiconductor chip bonding method according to the present invention.

이 발명은 반도체 칩 본딩방법에 관한 것으로, 특히 도전성 폴리머(conductive polymer)를 이용한 반도체칩 본딩방법에 관한 것이다.The present invention relates to a semiconductor chip bonding method, and more particularly, to a semiconductor chip bonding method using a conductive polymer.

최근, 반도체장치가 다기능화, 다핀(multi pin)화 및 고속동작화의 추세에 따라 패키지(Package)의 소형화, 박형화, 고기능화 및 대용량화의 추세에 있다. 특히, 박형화된 패키지의 요구증대로 TOSP(Thin Small Otuline package), 플립칩(Flip-chip) 패키지 및 TAB(Tape Automated Bonding) 패키지등이 개발되었다. 상기 TOSP는 금선(Au wire)등을 이용한 도선본딩방법으로, 상기 플립칩 패키지와 TAB 패키지는 금속으로 이루어진 범프(bump)를 사용하여 열압착방법으로 본딩하는 것이다. 상기에서 TOSP는 도선의 루프(loop) 높이에 의해 패키지의 두께를 1mm 이하로 하기 어려워 박형화에 한계가 있다. 따라서, 범프를 이용하여 두께 0.5mm인 초박형인 패키지를 이룰 수 있는 TAP와 플립칩 패키지에 대한 연구가 활발히 진행되고 있다.Recently, as semiconductor devices become more versatile, multi-pin, and high-speed operation, packages are becoming smaller, thinner, higher in functionality, and larger in capacity. In particular, thin small package packages (TOSPs), flip-chip packages, and tape automated bonding (TAB) packages have been developed to meet the needs of thinner packages. The TOSP is a wire bonding method using Au wire, and the flip chip package and the TAB package are bonded by a thermocompression bonding method using a bump made of metal. In the above, the TOSP is difficult to reduce the thickness of the package to 1mm or less due to the loop height of the conductive wire, and thus there is a limitation in thinning. Therefore, studies on TAP and flip chip packages that can form ultra-thin packages having bumps of 0.5 mm are being actively conducted.

제 1 도 및 제 2 도는 종래의 범프를 이용한 반도체칩 본딩방법을 나타낸 것이다. 상기 제 1 도 및 제 2 도는 TAP 패키지와 플립칩 패키지에 이용되는 것이다.1 and 2 illustrate a conventional method for bonding a semiconductor chip using bumps. 1 and 2 are used in a TAP package and a flip chip package.

상기 제 1 도는 집적회로가 형성된 반도체기판(11)의 표면에 본딩패드(13)가 형성된 소정부분을 제외하고 절연막(14)이 도포되어 있는 반도체칩(15)의 상기 본딩패드(13)에 일측에 솔더(Solder)등의 금속으로 된 범프(17)가 형성되어 있는 리드 프레임의 내부리드(19)를 본딩하는 것을 나타내고 있다.1 shows one side of the bonding pad 13 of the semiconductor chip 15 having the insulating film 14 coated thereon except for a predetermined portion where the bonding pad 13 is formed on the surface of the semiconductor substrate 11 on which the integrated circuit is formed. The inner lead 19 of the lead frame in which bumps 17 made of metal such as solder are formed is shown.

제 2 도는 상술한 반도체칩(11)의 본딩패드(13)에 범프(17)가 형성되어 있으며, 상기 범프(17)에 의해 내부리드(19)를 본딩하는 것을 나타내고 있다.FIG. 2 shows bumps 17 formed on the bonding pads 13 of the semiconductor chip 11 described above, and bonding the inner leads 19 by the bumps 17.

상술한 범프(17)를 이용한 반도체칩(15)의 본딩은 열압착방법등으로 상기 본딩패드(13)와 내부리드(19)를 연결하므로 패키지의 박형화에 유리하다.The bonding of the semiconductor chip 15 using the bumps 17 described above is advantageous in thinning the package since the bonding pad 13 and the inner lead 19 are connected by a thermal compression method or the like.

그러나, 상술한 반도체칩 본딩방법은 반도체칩의 본딩패드 또는 내부리드에 범프를 형성하기가 어려우며, 또한 본딩시 열압착하므로 내부리드와 반도체칩의 모서리가 접속되어 단락되는 문제점이 있었다.However, the above-described semiconductor chip bonding method is difficult to form bumps on the bonding pads or the inner leads of the semiconductor chip, and also has a problem in that the edges of the inner leads and the semiconductor chips are connected and shorted because they are thermally compressed during bonding.

따라서, 이 발명의 목적은 공정이 간단한 반도체칩 본딩방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor chip bonding method with a simple process.

이 발명의 다른 목적은, 리드 프레임의 내부리드와 반도체칩의 모서리가 접촉되는 것을 방지할 수 있는 반도체칩 본딩방법을 제공함에 있다.Another object of the present invention is to provide a semiconductor chip bonding method which can prevent the inner lead of the lead frame and the edge of the semiconductor chip from contacting each other.

상기 목적들을 달성하기 위하여 이 발명은 반도체칩의 본딩패드와 관통공이 형성된 내부리드를 갖는 리드 프레임을 전기적으로 연결하는 반도체칩 본딩방법에 있어서; 상기 반도체칩과 내부리드는 소정거리 이격되어 있으며, 상기 반도체칩의 본딩패드상에 내부리드의 관통공이 일치되도록 정렬하는 공정과; 상기 관통공에 도전성 에폭시를 주입하여 본딩패드 및 관통공의 계면과 내부리드의 표면에 소정형상의 범프가 형성되도록 하는 공정을 구비함을 특징으로 한다.In order to achieve the above object, the present invention provides a semiconductor chip bonding method for electrically connecting a bonding pad of a semiconductor chip and a lead frame having an inner lead having a through hole formed therein; Arranging the semiconductor chip and the inner lead to be spaced apart from each other by a predetermined distance and coincident with the through holes of the inner lead on the bonding pad of the semiconductor chip; And injecting conductive epoxy into the through hole to form bumps of a predetermined shape on the interface between the bonding pad and the through hole and the surface of the inner lead.

이하, 이 발명에 따른 반도체칩 본딩방법의 바람직한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a semiconductor chip bonding method according to the present invention will be described in detail with reference to the accompanying drawings.

제 3a∼b 도는 이 발명의 실시예에 따른 반도체칩 본딩방법을 나타낸 공정도이다.3A to 3B are process charts showing the semiconductor chip bonding method according to the embodiment of the present invention.

제 3a 도를 참조하면, 반도체기판(21)의 표면에 집적회로와 Al 등으로 이루어진 본딩패드(23)가 형성되어 있으며, 상기 본딩패드(23)를 제외한 집적회로가 형성된 반도체기판(21)의 표면에 SiO2등으로 이루어진 절연막(24)이 도포된 반도체칩(25)이 있다. 상기 반도체칩(25)의 상부에 50∼100㎛ 정도 이격된 높이에 Cu등으로 이루어진 리드 프레임의 내부리드(29)를 위치시킨다. 상기 내부리드(29)는 상기 반도체칩(25)의 본 딩패드(23)의 연결되는 부분에 관통공(27)을 갖으며, 이 관통공(27)이 본딩패드(23)와 일치하도록 정렬되어 있다. 상기에서 관통공(27)의 주위에 상기 내부리드(29)의 표면보다 낮은 창(window; 28)이 형성되어 있다.Referring to FIG. 3A, a bonding pad 23 made of an integrated circuit and Al is formed on a surface of the semiconductor substrate 21, and an integrated circuit except for the bonding pad 23 is formed. There is a semiconductor chip 25 coated with an insulating film 24 made of SiO 2 or the like on its surface. The inner lead 29 of the lead frame made of Cu or the like is placed on the semiconductor chip 25 at a height spaced from about 50 to 100 μm. The inner lead 29 has a through hole 27 in a portion where the bonding pad 23 of the semiconductor chip 25 is connected, and the through hole 27 is aligned with the bonding pad 23. It is. In the above, a window 28 lower than the surface of the inner lead 29 is formed around the through hole 27.

제 3b 도를 참조하면, 상기 관통공(27)을 통해 Ag 또는 Au가 함유된 도전성 에폭시로 상기 본딩패드(23)의 상부에 지름이 약 100㎛ 정도인 범프(31)를 형성하여 본딩한다. 상기에서 범프(31)의 지름은 상기 도전성 에폭시의 점도에 의한 표면장력으로 조절될 수 있으며, 또한 상기 범프(31)는 상기 관통공(27)을 통해 상기 내부리드(29)의 상부에도 형성된다. 상기 도전성 에폭시는 전도성을 유지하기 위해서는 고형화될 때 Au 또는 Ag 등이 도전성물질의 이동이 작도록 하여야 한다. 또한 상기 창(28)은 상기 도전성 에폭시가 리드(29) 표면에 퍼지지 않도록 하여 이웃하는 리드들과 단락되는 것을 방지하여 상기 범프(31)의 크기를 제어한다. 상기 범프(31)는 상기 본딩패드(23)와 내부리드(29) 사이를 연결할 뿐만 아니라 상기 내부리드(29)를 물리적으로 지지한다.Referring to FIG. 3B, bumps 31 having a diameter of about 100 μm are formed on the bonding pads 23 by using a conductive epoxy containing Ag or Au through the through holes 27. In this case, the diameter of the bump 31 may be adjusted by surface tension due to the viscosity of the conductive epoxy, and the bump 31 may also be formed on the upper part of the inner lead 29 through the through hole 27. . In order to maintain the conductivity of the conductive epoxy, Au or Ag must have a small movement of the conductive material when solidified. The window 28 also controls the size of the bump 31 by preventing the conductive epoxy from spreading on the surface of the lid 29 to prevent shorting with neighboring leads. The bump 31 not only connects the bonding pad 23 and the inner lead 29 but also physically supports the inner lead 29.

상술한 바와 같이 관통공을 가지는 리드 프레임의 내부리드를 이 관통공과 본딩패드가 일치되도록 정렬시킨 후 관통공을 통해 도전성 에폭시로 범프를 형성함과 동시에 반도체칩과 내부리드를 본딩한다.As described above, the inner lead of the lead frame having the through hole is aligned so that the through hole and the bonding pad coincide with each other. Then, bumps are formed of conductive epoxy through the through holes, and the semiconductor chip and the inner lead are bonded at the same time.

따라서, 이 발명은 도전성 에폭시로 범프를 형성함과 동시에 본딩을 하므로 공정이 간단하며, 본딩시 열압착을 하지 않으므로 내부리드와 반도체칩이 단락되지 않아 신뢰성을 향상시킬 수 있는 이점이 있다.Therefore, the present invention has the advantage of improving the reliability since the process is simple because the bump is formed with the conductive epoxy and bonding at the same time, and the internal lead and the semiconductor chip are not short-circuited since the bonding is not performed.

Claims (5)

반도체칩의 본딩패드와 관통공이 형성된 내부리드를 갖는 리드 프레임을 전기적으로 연결하는 반도체칩 본딩방법에 있어서; 상기 반도체칩과 내부리드는 소정거리 이격되어 있으며, 상기 반도체칩의 본딩패드상에 내부리드의 관통공이 일치되도록 정렬하는 공정과; 상기 관통공에 도전성 에폭시를 주입하여 본딩패드 및 관통공의 계면과 내부리드의 표면에 소정형상의 범프가 형성되도록 하는 공정을 구비함을 특징으로 하는 반도체칩 본딩방법.A semiconductor chip bonding method for electrically connecting a bonding pad of a semiconductor chip and a lead frame having an inner lead having a through hole formed therein; Arranging the semiconductor chip and the inner lead to be spaced apart from each other by a predetermined distance and coincident with the through holes of the inner lead on the bonding pad of the semiconductor chip; And injecting conductive epoxy into the through hole to form bumps of a predetermined shape on the interface between the bonding pad and the through hole and the surface of the inner lead. 제 1 항에 있어서, 상기 내부리드는 관통공의 주위가 표면보다 낮은 창을 갖도록 형성됨을 특징으로 하는 반도체칩 본딩방법.The method of claim 1, wherein the inner lead is formed so that the periphery of the through hole has a lower window than the surface thereof. 제 1 항에 있어서, 상기 내부리드가 반도체칩의 본딩패드에서 50∼100㎛ 정도 이격됨을 특징으로 하는 반도체칩 본딩방법.The method of claim 1, wherein the inner lead is spaced apart from the bonding pad of the semiconductor chip by about 50 μm to about 100 μm. 제 1 항에 있어서, 상기 도전성 에폭시는 Ag 또는 Au중 어느 하나를 함유하는 반도체칩 본딩방법.The semiconductor chip bonding method of claim 1, wherein the conductive epoxy contains either Ag or Au. 제 1 항에 있어서, 상기 범프를 지름이 100㎛ 정도의 크기를 갖도록 형성한 반도체칩 본딩방법.The semiconductor chip bonding method of claim 1, wherein the bumps are formed to have a diameter of about 100 μm.
KR1019910018422A 1991-10-18 1991-10-18 Bonding method of semiconductor chip KR940010547B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910018422A KR940010547B1 (en) 1991-10-18 1991-10-18 Bonding method of semiconductor chip
JP4051547A JPH0810717B2 (en) 1991-10-18 1992-03-10 Bonding method for semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018422A KR940010547B1 (en) 1991-10-18 1991-10-18 Bonding method of semiconductor chip

Publications (2)

Publication Number Publication Date
KR930009042A KR930009042A (en) 1993-05-22
KR940010547B1 true KR940010547B1 (en) 1994-10-24

Family

ID=19321488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018422A KR940010547B1 (en) 1991-10-18 1991-10-18 Bonding method of semiconductor chip

Country Status (2)

Country Link
JP (1) JPH0810717B2 (en)
KR (1) KR940010547B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900480B1 (en) * 2002-07-23 2009-06-03 삼성테크윈 주식회사 Semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682705B2 (en) * 1986-03-10 1994-10-19 株式会社東芝 Semiconductor device mounting method
JPS632343A (en) * 1986-06-23 1988-01-07 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
KR930009042A (en) 1993-05-22
JPH0810717B2 (en) 1996-01-31
JPH05136204A (en) 1993-06-01

Similar Documents

Publication Publication Date Title
US8143727B2 (en) Adhesive on wire stacked semiconductor package
US8653655B2 (en) Semiconductor device and manufacturing method thereof
US6406938B2 (en) Semiconductor and flip chip packages and method having a back-side connection
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US20020158318A1 (en) Multi-chip module
US7790504B2 (en) Integrated circuit package system
US20080179739A1 (en) Flip chip package with anti-floating structure
US5952717A (en) Semiconductor device and method for producing the same
US20020152610A1 (en) Electronic circuit device and method of production of the same
JPH0864725A (en) Resin-sealed semiconductor device and its manufacture
JPH11354572A (en) Semiconductor chip package and its manufacture
KR940010547B1 (en) Bonding method of semiconductor chip
JP2674536B2 (en) Chip carrier semiconductor device and manufacturing method thereof
KR100762909B1 (en) Manufacturing process of flip chip package
KR0178626B1 (en) Method of making a semiconductor package and structure of the same
KR100503277B1 (en) Method for manufacturing flip-chip package
KR200292328Y1 (en) Semiconductor package
KR20010061888A (en) Wire bonding chip scale package(WB-CSP)
KR20030033706A (en) Flipchip Package
KR940004278Y1 (en) Cot package
KR970072341A (en) A package in which a bump of a bonding pad and a built-in lead frame are bonded and a manufacturing method thereof
JPH04283939A (en) Flip chip type semiconductor device
JPH05136287A (en) Chip carrier
JPH11135554A (en) Ic package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee