KR940009594B1 - 고속 광통신용 pin 포토다이오드의 제조방법 - Google Patents
고속 광통신용 pin 포토다이오드의 제조방법 Download PDFInfo
- Publication number
- KR940009594B1 KR940009594B1 KR1019910016479A KR910016479A KR940009594B1 KR 940009594 B1 KR940009594 B1 KR 940009594B1 KR 1019910016479 A KR1019910016479 A KR 1019910016479A KR 910016479 A KR910016479 A KR 910016479A KR 940009594 B1 KR940009594 B1 KR 940009594B1
- Authority
- KR
- South Korea
- Prior art keywords
- ingaas
- inp
- electrode
- etching
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004891 communication Methods 0.000 title claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 평면형 PIN PD의 구조를 나타낸 도면.
제 2 도는 본 발명의 고속 PIN 포토다이오드의 구조도를 나타낸 도면.
제 3a 에서 g 도는 고속 광통신용 PIN 포토다이오드를 제조하는 본 발명의 PIN 포토다이오드의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : n-InP기판 12, 23 : n--InGaAs
13, 24 : n-InP(InGaAsP) 14, 25 : p-InP(InGaAsP)
15, 27 : 절연막(SiNx) 16, 28 : p-면 전극
17, 29 : n-면 전극 21 : 반절연 InP 기판
22 : n+-InGaAs(InGaAsP) 26 : p-InGaAs
100 : n-면 전극부 200 : p-면 전극부
300 : p-전극접촉부(확대포함)
본 발명은 고속동작이 가능하도록 한 고속 광통신용 PIN 포토다이오드(Photodiode)의 제조방법에 관한 것이다.
종래에 사용된 광통신용 PIN포토다이오드의 제조방법을 살펴보면, 광통신에 이용되는 광섬유의 최저손실 대역으로 인하여 In0.53Ga0.47As가 통신용 포토다이오드의 재료로 이용되면서 액상 결정성장법(LPE)만으로 제조가 가능한 메사형 포토 다이오드가 제조되었다.
이 메사형 포토다이오드는 그 이후의 표면 누설전류를 방지하는 기술 발달로 많이 발전하였으나 제조공정이 매우 까다로운 단점이 있었다.
특히, 고속동작을 위해서는 커패시턴스(capacitance)가 아주 작아야 하는데 이때 에칭공정 및 표면처리가 매우 어렵다.
또한 결정성장 기술의 발달로 VPE, OMVPE, MBE 등의 결정 성장법이 등장하면서 이들 성장법을 이용하여 GaInAs 광흡수층 위에 InP 또는 InAlAs와 같은 밴드갭이 큰 물질을 성장할 수 있게 되어 평면형 포토다이오드의 제작이 가능하였다.
이러한 구조는 제조방법이 간단하고 밴드갭이 큰 물질이 표면에 위치함에 따라 양자효율을 증가시킬 수 있다.
또한 Zn 또는 Cd과 같은 p-형(type)물질을 확산시켜 pn접합구조를 형성하여 접합부 면적을 줄이게 되는데 이때 표면에 노출되는 pn접합부를 밴드갭이 큰 물질에 놓이게 함으로써 누설전류를 감소시킬 수 있다.
평면형 PIN 포토다이오드나 메사형이나 모두 고속동작을 위해서는 커패시턴스가 작아야 하는데 이는 pn 접합부의 면적을 줄임으로써 가능하다.
그리고 PIN포토다이오드의 경우 전방 입사형(Front-entry) 및 기판입사형(Snbstrate-entry)으로 나눌 수 있는데 전방 입사형의 경우 p-면 전극에 의한 커패시턴스가 발생하므로 이 커패시턴스를 어느 정도 이하로 줄일 수가 없다.
그리고 기판 입사형(Subsitate-entry)의 경우는 기판에서 입사하므로 p-면 전극을 pn접합부 위에 형성할 수 있어 커패시턴스를 줄일 수 있으나 윗면과 아래면의 전극패턴을 일치(정렬 : Align)하여야 하므로 제조공정이 복잡하여지며 제조단가도 상승하게 된다.
즉, 제 1 도에 나타낸 종래의 평면형 InGaAs/INP 포토다이오드의 구조가 전방 입사형(Front-entry)으로 전극패드가 상당히 큰면적을 차지하고 있어 커패시턴스를 어느 수준 이하로 줄이기가 어렵고, 또 p-InP가 옴접촉 특성이 좋지 않으므로 전극형성에 주의해야 한다.
또한 본딩(전선 : wire-bonding)시 충격에 의해 pn접합부의 결정성이 파괴되며 이경우 상당히 큰 누설전류를 발생하므로 이 충격을 흡수하기 위해 p-면 전극을 매우 두껍게 형성하여야 하고, 이렇게 되면 제조 공정이 매우 복잡하게 되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하고자 이루어진 것으로서 p-전극과 n-전극을 동시에 형성하여 고속 PIN포토다이오드의 제조공정을 간단화 하게 하고 이에따라 제조 단가의 저렴화를 실현하여 옴접촉 특성을 향상시키게 하며, 또 본딩패드를 반절연 InP기판 위에 형성하여 p-면 전극에 의한 커패시턴스가 발생하지 않도록 커패시턴스를 줄여줌으로써 전극본딩 및 패키지 공정이 쉽게 이루어지게 하는데 그 목적이 있다.
상기의 목적을 위하여 본 발명을 상세히 설명하면 다음과 같다.
제 2 도는 본 발명의 고속 PIN포토다이오드의 구조도를 나타낸 것으로서, 도면에 도시한 부호 중 21은 철(Fe) 또는 크롬(Cr)이 도핑된 반절연 InP기판, 22는 n+-In1-xGaxAsyP1-y또는 InGaAs, 23은 광흡수층으로 n-InGaAs, 24는 n-InP, 25는 Zn이 확산된 p+-InP, 26은 Zn이 확산된 p+-InGaAs 또는 p+-In1-XGaXAsyP1-y, 27은 절연막으로 질화 규소(SiNX), 28은 p-면 전극, 29는 n-면 전극이고, 100은 n-면 전극부, 200은 p-면 전극부 그리고 300은 p-전극의 옴접촉 특성을 향상시키기 위해 전극접촉부의 p-InP를 에칭한 부분을 확대하여 나타낸 것이다.
그리고 제 3 도는 본 발명에서 제안한 고속 PIN포토다이오드를 제조하는 공정도로서, 제 3 도의 제조공정에 의하여 PIN 포토다이오드의 제조방법에 대해 설명하면 다음과 같다.
먼저 제 3a 도에서와 같이 반절연 InP기판(21) 위에 도핑농도가 높은 n+-InGaAs 또는 n+-InGaAs(22)를 성장시킨 후 도핑하지 않은 InGaAs(23)을 성장시킨다.
이때 InGaAs는 흡수층으로 이용되며 도핑하지 않아도 n-형으로 성장된다.
그위에 n-InP(또는 InGaAsP) (24)를 성장시킨다. 결정성장된 웨이퍼는 포토리쏘그라피 및 에칭방법을 이용하여 제 3b 도와 같이 메사 에칭(Mesa Etching)한다.
이 메사에칭은 n-형 전극과 p-형 전극을 형성하기 위한 것으로 전극부만 에칭하여도 되지만 제 3b 도와 같이 에칭할 경우 전기배선(interconnection)에 의해 부가적으로 발생할 수 있는 커패시턴스를 줄이게 된다.
그 다음 제 3c 도와 같이 p-면 전극부(200) 패드가 n+-InGaAs(22) 위에 형성될 경우 패드에 의한 커패시턴스가 발생하므로 p-면 전극부(200)를 형성할 부위를 에칭한다.
그 다음에 제 3d 도와 같이 pn접합을 Zn 또는 Cd 등의 확산으로 형성한다.
이때 확산깊이가 p-InP(25)를 지나 p-InGaAs(26)의 일부까지 이루어지도록 한다.
확산공정이 끝난 웨이퍼는 무반사막을 위한 SiNX를 증착하고 제 3e 도와 같이 전극패드 접촉을 위해 일부 표면을 노출시킨다.
그 다음으로는 옴접촉 특성을 향상시키기 위하여 제 3f 도와 같이 표면의 p-InP를 에칭한다. p-InP는 옴접촉 특성이 좋지 않으므로 일반적으로는 옴접촉 특성을 향상시키기 위해 Au/Zn 합금 등을 사용하나 본 구조에서는 전극접촉이 p-InGaAs(26)에 형성되므로 n-형 전극과 공동으로 사용할 수 있는 Ti/Au를 사용할 수 있다.
따라서 전극증착 공정은 1회로 끝낼 수 있으며 최종소자의 구조는 제 3g 도와 같다.
제 3f 도 공정에서 p-InP를 에칭하기 위한 마스크 및 리쏘그라피(Lithography) 공정은 필요하지 않는데 그 이유는 염산계(HCl) 용액을 사용하면 InGaAs는 에칭되지 않으나 InP는 선택 에칭을 할 수 있기 때문이다..
만약 n+-InGaAs(27)층을 n+-InP로 할 경우 제 3f 도 공정시 n-면 전극패드 부분을 보호해 주어야 하므로 마스크가 필요하고 리쏘그라피 공정이 1회 더 필요하게 된다.
그러나 이 경우는 결정성장이 보다 쉬우므로 이러한 구조도 가능할 수 있다.
이와 같은 구조의 포토다이오드는 소자제작을 위해 마스크가 5장이 필요하고 결정성장은 OMVPE, LPE 등의 방법으로 할 수 있다.
또한 단위소자로 고속광통신에 응용할 수 있으며, FET와 단일 기판위에 집적시킬 수도 있고 발란스 포토다이오드(balanced photodiode) 형태로의 제작 및 어레이(array)도 가능하다.
이상에서와 같이 동작되는 본 발명은 첫째, 전극형성 공정이 1회로 간단하고 전극패드에 의한 커패시턴스의 증가가 없으므로 패드의 크기를 크게 할 수 있어 본딩 및 패키징 공정이 쉽다.
이는 대량생산에 매우 유리하다.
둘째, Zn 또는 Cd 등이 확산되는 면적을 줄임으로써 포토다이오드의 커패시턴스를 크게 줄일 수 있으며 본딩패드에 의한 부가 커패시턴스가 거의 없으므로 전방입사형의 결점이었던 고속동작 포토다이오드 제작의 어려움을 해결할 수가 있다.
셋째, p-면 전극 접촉이 InP가 아닌 InGaAs(또는 InGaAsP)에 형성되므로 옴접촉저항을 크게 줄일 수 있으며 미는 고속 동작에서 매우 중요하다.
넷째, 광전집적회로(OEIC), 포토다이오드 어레이 또는 코히런트 광통신에 유용되는 발란스 포토다이오드(balanced photodiode) 등에 응용이 쉽고 우수한 동작특성을 갖는다.
다섯째, 표면에 노출되는 pn-접합부가 밴드갭이 큰 InP(InGaAsP)에 놓이므로 암전류가 매우 작은 긴 수명의 포토다이오드의 제조가 가능하다.
여섯째, 빛이 입사하는 부분이 밴드갭이 큰 InP로 되어 있어 광통신의 빛에 입사할 때 (파장=1.3um) 흡수가 일어나지 않아 양자효율이 증진되는 장점이 있다.
Claims (3)
- 고속 PIN포토다이오드를 제조하는 방법에 있어서, 반절연 InP기판(21) 위에 도핑농도가 높은 n+-InGaAs(InGaAsP) (22)를 성장시킨 후 도핑하지 않은 n+-InGaAs(23)을 성장시키고, 이 n--InGaAs(23) 위에 n-InP(InGaAsP) (24)를 성장한 후 포토리쏘그라피 및 에칭방법을 이용하여 제 3b 도와 같이 매사 에칭하고, (b)와 같이 메사 에칭한 후 p-면전극부(200) 패드가 n+-InGaAs(22) 위에 형성될 경우 p-면 전극부(200)를 형성할 부위를 에칭하여, 제 3d 도와 같이 pn접합을 Zn(또는 Cd) 등의 확산으로 형성하고, 확산공저이 끝난 웨이퍼는 무반사막을 위한 SiNx를 증착하고 n-면전극부(100)의 패드 접촉을 위해 제 3도의 (e) 와 같이 일부표면을 노출시킨 후 제 3f 도와 같이 옴접촉특성을 향상시키기 위하여 표면의 p-InP를 에칭하고, p-InP를 에칭한 후 리프트오프(lift off)에 의해 전극증착형성공정이 제 3g 도와 같이 최종소자의 구조로 형성되게 한 것을 특징으로 하는 고속 광통신용 PIN포토 다이오드의 제조방법.
- 제 1 항에 있어서, 상기 메사 에칭(제 3b 도)된 부분 위에 Zn(또는 Cd)의 확산으로 pn접합을 형성하여(제 3d, e 도) 양자의 효율을 증가시키고 누설전류를 감소시킨 후 p-전극과의 접촉할 부분의 InP를 에칭하여 옴접촉 저항을 감소시키고 전극형성공정을 1회로 줄여서 제조공정을 간단화하는 것을 특징으로하는 고속 광통신용 Pin포토다이오드의 제조방법.
- 제 1 항에 있어서, 상기 n+-InGaAs (또는 n+-InGaAsP)층의 성장에 의하여 포토다이오드의 n-면 전체에 균일한 전위를 공급하고, 또 음접촉특성향상을 위한 InP에칭 공정시 선택에칭이 가능하도록 하여 제조공정을 간단하게 하는 것을 특징으로 하는 고속 광통신용 PIN포토다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910016479A KR940009594B1 (ko) | 1991-09-20 | 1991-09-20 | 고속 광통신용 pin 포토다이오드의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910016479A KR940009594B1 (ko) | 1991-09-20 | 1991-09-20 | 고속 광통신용 pin 포토다이오드의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930006829A KR930006829A (ko) | 1993-04-22 |
| KR940009594B1 true KR940009594B1 (ko) | 1994-10-15 |
Family
ID=19320204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910016479A KR940009594B1 (ko) | 1991-09-20 | 1991-09-20 | 고속 광통신용 pin 포토다이오드의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009594B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927383B2 (en) * | 2002-07-26 | 2005-08-09 | Raytheon Company | Radiation hardened visible P-I-N detector |
-
1991
- 1991-09-20 KR KR1019910016479A patent/KR940009594B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006829A (ko) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0675549B1 (en) | Superlattice avalanche photodiode | |
| JP3994655B2 (ja) | 半導体受光素子 | |
| US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
| KR100648392B1 (ko) | 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스 | |
| US5880489A (en) | Semiconductor photodetector | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| US5107319A (en) | Monolithically integrated photodiode-fet combination | |
| US8847357B2 (en) | Opto-electronic device | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| KR940009594B1 (ko) | 고속 광통신용 pin 포토다이오드의 제조방법 | |
| JP2005260118A (ja) | 受光素子およびその製造方法 | |
| JPS6244709B2 (ko) | ||
| JPH04184973A (ja) | 長波長光送信ｏｅｉｃ | |
| JP2003158290A (ja) | フォトダイオード | |
| JPS5572083A (en) | Semiconductor photo-detector | |
| JPH04266070A (ja) | フォトダイオード | |
| KR100209633B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH0722641A (ja) | 受光素子 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| KR940007592B1 (ko) | 대량생산이 가능한 평면형 pin 포토다이오드의 제조방법 | |
| JPH01196182A (ja) | フォトダイオード | |
| JPS59149070A (ja) | 光検出器 | |
| JPH1074974A (ja) | 半導体受光素子 | |
| KR940003438B1 (ko) | 발광소자 어레이 제조방법 | |
| JPH0714078B2 (ja) | 半導体光メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980929 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |