KR940008545Y1 - 철도차량용 도어 제어장치 - Google Patents

철도차량용 도어 제어장치 Download PDF

Info

Publication number
KR940008545Y1
KR940008545Y1 KR92012644U KR920012644U KR940008545Y1 KR 940008545 Y1 KR940008545 Y1 KR 940008545Y1 KR 92012644 U KR92012644 U KR 92012644U KR 920012644 U KR920012644 U KR 920012644U KR 940008545 Y1 KR940008545 Y1 KR 940008545Y1
Authority
KR
South Korea
Prior art keywords
door
interlock
resistor
signal
output
Prior art date
Application number
KR92012644U
Other languages
English (en)
Other versions
KR940004498U (ko
Inventor
김강
Original Assignee
김강
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김강 filed Critical 김강
Priority to KR92012644U priority Critical patent/KR940008545Y1/ko
Publication of KR940004498U publication Critical patent/KR940004498U/ko
Application granted granted Critical
Publication of KR940008545Y1 publication Critical patent/KR940008545Y1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61D—BODY DETAILS OR KINDS OF RAILWAY VEHICLES
    • B61D19/00—Door arrangements specially adapted for rail vehicles
    • B61D19/02—Door arrangements specially adapted for rail vehicles for carriages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/02—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay
    • H01H47/16—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay for conjoint, e.g. additive, operation of the relay

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)

Abstract

내용 없음.

Description

철도차량용 도어 제어장치
제1도는 이 고안의 실시예에 따른 철도차량용 도어 제어장치의 전체 블럭도이다.
제2도는 이 고안의 실시예에 따른 인터록 제어부의 상세 회로도이다.
이 고안은 철도차량용 도어(door)제어장치에 관한 것으로서, 더욱 상세하게 말하자면 전철이나 열차 등과 같은 철도차량이 일정한 속도 이상으로 운행하고 있을 경우에는 도어가 임의로 열리지 못하도록 제어하고 철도차량이 일정한 속도 이하로 운행하고 있을 경우에만 도어 열리도록 제어하는 철도차량용 도어 제어장치에 관한 것이다.
전철이나 열차 등과 같은 철도차량에서는 승객의 안진을 위하여 승객이 임의로 문을 열지 못하게 하는 대신에, 운전자가 일괄적으로 모든 문의 개폐를 조작할 수 있도록 되어 있다.
그러나 상기한 종래의 철도차량에서는 차량이 운행중일 경우에는 문을 인터록(interlock)시킬 수 있는 장치가 마련되어 있지 않은 단점이 있다.
이러한 단점은 운전자의 실수나 예기하지 못한 돌발적인 상황에 의해 차량이 운행중인테도 불구하고 문이 열릴 수가 있음으로써 승객이 안전사고를 당할 위험이 있는 문제점이 있다.
또한 상기한 문제의 철도차량은 문을 개폐하기 위한 모든 장치가 기계적으로 되어 있어서 장치의 마모가 심하게 발생함에 따라 문의 개폐 동작이 정상적으로 동작하지 않는 문제점이 발생할 수가 있다.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 철도차량이 일정한 속도 이상으로 운행하고 있을 경우에는 문이 임의로 열리지 못하도록 제어하고 철도차량이 일정한 속도 이하로 운행하고 있을 경우에만 문이 열리도록 제어함으로써 안전사고를 미연에 예방할 수 있으며, 또한 문의 개폐장치를 전자적으로 동작시킴으로써 문의 개폐장치에 대한 신뢰성을 높인 철도차량용 도어 제어장치를 제공하는데 있다.
상기한 목적을 달성하기 위한 이 고안의 구성은, 입력되는 차속 신호에 따라 철도차량이 일정한 속도 이상으로 운행되고 있을 경우에는 모든 문을 인터록시키고 철도차량이 일정한 속도 이하로 운행되고 있을 경우에는 모든 문의 인터록을 해제시키는 인터록 제어부와; 인터록 제어부에 연결되어 인터록 제어부의 출력신호에 따라 전류의 흐름을 차단하는 인터록 릴레이(relay)와; 인터록 릴레이에 병렬로 연결되어 비상시에 인터록을 해제시킬 수 있는 인터록 비상해제 스위치와; 인터록 릴레이에 직렬로 연결되어 문을 열기 위해 제공되는 키 스위치 및 문개방 스위치쌍과; 키 스위치 및 문개방 스위치쌍에 직렬로 연결되어 문을 닫기 위해 재공되는 문닫음스위치와; 문을 열기 위한 회로가 형성될 경우에 문을 열기 위한 릴레이 스위치를 동작시키는 릴레이 코일과; 각각의 문을 개폐하기 위한 다수개의 릴레이 스위치로 이루어진다.
상기한 구성에 의한 이 고안을 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 이 고안의 실시예에 따른 철도차량용 도어 제어장치에 전체 블럭도이다. 제1도에 도시되어 있듯이 고안의 실시예에 따른 철도차량용 도어 제어장치의 구성은, 차속 신호선(SS)에 입력단이 연결된 인터록제어부(1)와, 인터록 제어부(1)의 출력단과 접지 사이에 코일이 연결되고 전원전압(Vcc)에 스위치가 연결된 인터록 릴레이(2)와, 인터록 릴레이(2)의 스위치의 양쪽단자 사이에 연결된 인터록 비상해제 스위치(IES)와, 인터록 릴레이(2)의 스위치(2)에 직렬로 연결된 키 스위치(KSW)와, 키 스위치(KSW)에 직렬로 연결된 문개방 스위치광(DOS1, DOS2)과, 문개방 스위치쌍(DOS1, DOS2)에 직렬로 연결된 문닫음 스위치(DCS)와, 문닫음 스위치(DCS)와 접지 사이에 연결된 릴레이 코일(RL)과, 문개방 스위치쌍(DOS1, DOS2)에 병렬로 연결된 릴레이 스위치(SW0)와, 각각의 문을 개폐하기 위한 릴레이 스위치(SW1∼SWn)로 이루어진다.
이 고안의 실시이에서는 전원전압(Vcc)과 접지 사시에 인터록 비상해제 스위치(IES), 키 스위치(KSW), 문개방 스위치쌍(DOS1, DOS2), 문닫음 스위치(DCS), 릴레이 코일(RL)등의 순으로 직렬 연결되어 있으나, 이 고안의 기술적 범위는 여기에 한정되지 않고 직렬로 연결된 회로를 구성하는 소자들 상호간에 자유로운 위치의 교환이 가능하다.
제2도는 이 고안의 실시예에 따른 인터록 제어부의 상세 회로도이다.
제2도에 도시되어 있듯이 이 고안의 실시예에 따른 인터록 제어부의 구성은, 차속 신호선(SS)에 입력단이 연결된 증폭부(l0)와, 증폭부(10)의 출력단에 입력단이 연결된 구형파 발생부(20)와, 구형파 발생부(20)의 출력단에 입력단이 연결된 단안정 멀티바이브레이터(monostable multivibrator) (30)와, 단안정 멀티바이브레이터(30)의 출력단에 입력단이 연결된 주파수-전압 변환부(40)와, 주파수-전압 변환부(40)의 출력단에 입력단이 연결된 반전부(50)와, 반전부(50)의 출력단에 입력단이 연결된 비교부(60)와, 비교부(60)의 출력단에 입력단이 연결된 출력 제어부(70)로 이루어진다.
상기한 증폭부(10)의 구성은, 차속 신호선(SS)에 한쪽단자와 연결된 저항(R11)과, 저항(R11) 다른 한쪽단자와 접지(GND) 사이에 연결된 커패시터(C11)와, 저항(R11)과 커패시터(C11)의 접속점에 한쪽단자가 연결된 커패시터(C12)과, 커패시터(C12)의 다른 한쪽단자와 접지(GND) 사이에 연결된 저항(R12)과, 저항R(12)의 양쪽단자에 서로 반대방향으로 병렬연결된 다이오드(D11, D12)와, 저항(R12)과 커패시터(C12)의 접속점에 한쪽단자가 연결된 저항(R13)과, 저항(R13)의 다른 한쪽단자에 비반점 입력단자가 연결된 연산 증폭기(OP11)와, 연산 증폭기(OP11)의 이반전 입력단자와 출력단자 사이에 연결된 저항(R15) 및 커패시터(C13)와, 연산증폭기(OP11)의 반전 입력단자와 접지(GND) 사이에 연결된 저항(R14)과, 연산증폭기(OP11)의 출력단자에 한쪽단자가 연결된 저항(16)으로 이루어진다.
또한 구형파 발생부(20)의 구성은, 증폭부(10)의 저항(R16)의 다른 한쪽단자와 접지(GND) 사이에 연결된 커패시터(C21)와, 저항(R16)과 커패시터(C21)의 접속점에 비반천 입력단자가 연결된 연산 증폭기(OP21)와, 연산 증폭기(OP21)의 출력단자와 반전 입력단자 사이에 연결된 저항(R22)과, 연산 증폭기(OP21)의 반전 입력단자와 접지(GND) 사이에 연결된 저항(R21)과, 연산 증폭기(OP21)의 출력단자에 한쪽단자가 연결된 저항(R23)과, 저항(R23)의 다른 한쪽단자에 캐소드가 연결되고 에노드는 접지된 다이오드(D21)와, 다이오드(D21)의 캐소드에 베이스가 연결되고 에미터는 접지된 트랜지스터(Q21)와, 전원전압(Vcc)과 트랜지스터(Q21)의 컬렉터 사이에 연결된 저항(R24)으로 이루어진다.
또한 단안정 멀티바이브레이터(30)의 구성은, 구형파 발생부(20)의 연산 증폭기(OP21)의 출력단자에 한쪽단자가 연결된 저항(R31)과, 저항(R31)의 다른 한쪽단자에 한쪽단자가 연결된 커패시터(C31)와, 커패시터(C31)의 다른 한쪽단자와 전원전압(Vss) 사이에 연결된 저항(R32)과, 커패시터(C31)와 저항(R32)의 접속접에 애노드가 연결된 다이오드(D31)와, 다이오드(D31)의 캐소드와 전원전압(Vss) 사이에 연결된 저항(R33)과, 다이오드(D31)의 캐소드에 베이스가 연결된 트랜지스터(Q31)와, 트랜지스터(Q31)의 에미터에 애노드가 연결되고 전원전압(Vss)에 캐소드가 연결된 다이오드(D32)와, 트랜지스터(Q31)의 컬렉터와 접지(GND) 사이에 연결된 저항(R34)과, 트랜지스터(Q31)의 컬렉터에 한쪽단자가 연결된 트랜지스터(Q32)와, 트랜지스터(Q32)의 다른 한쪽단자와 접지(GND) 사이에 연결된 저항(R35)과, 저항(R35)과 트랜지스터(Q32)의 접속점에애노드가 연결된 다이오드(D33)와, 다이오드(D33)의 캐소드와 전원전압(Vss) 사이에 연결된 저항(R6)과, 다이오드(D33)의 캐소드에 베이스가 연결되고 전원전압(Vss)에 에미터가 연결된 트랜지스터(Q32)와, 트랜지스터(Q32)의 컬렉터와 다이오드(D31)의 캐소드 사이에 연결된 저항(R37) 및 트랜지스터(Q33)와 트랜지스터(Q32)의 컬렉터와 접지(GND) 사이에 연결된 저항(R38)과, 트랜지스터(Q32)의 컬렉터에 한쪽단자가 연결된 저항(R39)과, 저항(R39)의 다른 한쪽단자와 전원전압(Vss)사이에 연결된 저항(R3A)과, 저항(R39, R3A)의 접속점에 베이스가 연결되고 전원전압(BVss)에 에미터가 연결된 트랜지스터(Q33)와 트랜지스터(Q33)의 켈렉터에 한쪽단자가 연결된 저항(R3B)과, 저항(R3B)의 다른 한쪽단자에 애노드가 연결된 제너 다이오드(ZD31)와, 제너 다이오드(ZD31)의 애노드에 한쪽단자가 연결된 저항(R3C)과, 저항(R3C)의 다른 한쪽단자와 접지(GND) 사이에 연결된 저항(R3D)으로 이루어진다.
또한 주파수-전압 변환부(40)의 구성은, 단안정 멀티바이브레이터(30)의 저항(R3C, R3D)의 접속점에 한쪽단자가 연결된 저항(R41)과, 저항(R41)의 다른 한쪽단자에 비반전 입력단자가 연결된 연산 증폭기(OP41)와, 연산 증폭기(OP41)의 비반전 입력단자와 출력단자 사이에 연결된 저항(R42) 및 커패시터(C41)와, 연산 증폭기(OP41)의 반전 입력단자와 접지(GND) 사이에 연결된 저항(R43)과, 연산증폭기(OP41)의 출력단자에 애노드가 연결된 다이오드(D41)로 이루어진다.
또한 반전부(50)의 구성은, 주파수-전압 변환부(40)의 다이오드(D41)의 캐소드에 비반전 입력단자가 연결되고 반전 입력단자는 출력단자에 연결된 연산 증폭기(OP51)와, 연산 증폭기(OP51)의 비반전 입력단자와 전원전압(Vss)사이에 연결된 저항(R51)과, 연산 증폭기(OP51)의 출력단자에 캐소드가 연결된 다이오드(D51)와, 다이오드(D51)의 애노드와 접지(GND) 사이에 연결된 저항(R52)과, 다이오드(D51)의 애노드에 비반전입력단자가 연결되고 반전 입력단자는 출력단자에 연결된 연산 증폭기(OP52)로 이루어진다.
또한, 비교부(60)의 구성은, 반전부(50)의 연산 증폭기(OP52)의 출력단자에 한쪽단자가 연결된 저항(R62)과, 저항(R62)의 다른 한쪽단자에 반전 입력단자가 연결된 연산 증폭기(OP61)와, 연산 증폭기(OP61)의 반전입력단자에 한쪽단자가 연결된 저항(R63)과, 저항(R63)의 다른 한쪽단자와 전원전압(Vss) 사이에 연결된 저항(R64)과, 저항(R63, R64)의 접속접에 애노드가 연결되고 전원전압(Vcc)에 캐소드가 연결된 제너 다이오드(ZD61)와, 연산 증폭기(OP61)의 비반전 입력단자와 접지(GND) 사이에 연결된 저항(R61)과, 연산 증폭기(OP61)의 비반전 입력단자와 출력단자 사이에 연결된 저항(R65)과, 연산 증폭기(OP61)의 출력단자에 애노드가 연결된 다이오드(D61)와, 다이오드(D61)의 캐소드와 접지(GND) 사이에 연결된 저항(R66)으로 이루어진다.
그리고 출력 제어부(70)의 구성은, 비교부(60)의 다이오드(D61)의 캐소드에 한쪽단자가 연결된 저항(R71)와, 저항(R71)의 다른 한쪽단자에 베이스가 연결되고 에미터는 접지된 트랜지스터(Q71)와, 트랜지스터(Q71)의 베이스에 캐소드가 연결되고 애노드는 접지된 다이오드(D71)와, 트랜지스터(Q71)의 컬렉터에 한쪽단자가 연결된 저항(R72)과, 저항(R72)의 다른 한쪽단자에 베이스가 연결되고 전원전압(Vcc)에 에미터가 연결된 PNP형 트랜지스터(Q72)와 PNP형 트랜지스터(Q72)의 베이스와 전원전압(Vcc)사이에 연결된 저항(R73)과, PNP형 트랜지스터(Q72)의 컬렉터에 한쪽단자가 연결된 저항(R74)으로 이루어진다.
상기한 구성에 의한 이 고안의 실시예에 따른 철도차량용 도어 제어장치의 작용은 다음과 같다.
철도차량이 일정한 속도 이상으로 운행되고 있을 경우에 인터록 제어부(1)로부터는 저전위 상태의 신호가 출력됨으로써 릴레이(2)의 코일에 전류가 흐르지 않아 스위치가 오프상태에 있으나, 철도차량이 일정한 속도이하로 운행되고 있을 경우에는 인터록 제어부(1)로부터 고전위 상태의 신호가 출력됨으로써 릴례이(2)의 코일에 진류가 흐르게 되어 스위치가 온상태가 된다.
따라서 철도차량이 일정한 속도 이상으로 운행되고 있을 경우에 인터록 비상해제스위치(IES)가 온되지 않는한 릴레이 코일(RL)에는 전류가 흐르지 못하므로, 릴레이 스위치(SW1∼SWn)가 오프되어 철도차량의 모든 문이 인터록된다.
그러나 철도차량이 일정한 속도 이하로 운행되고 있을 경우에 사용자는 키 스위치(KSW)와 문개방 스위치쌍(DOS1, DOS2)을 온시킴으로써 철도차량의 문을 열 수가 있다. 이와 같이 사용자가 문을 열 경우에, 승객의 안전을 위해서 사용자의 실수로 인하여 문이 열리지 않도록 하기 위하여 다중의 스위치(KSW,DOS1, DOS2)가 제공되며, 문개방 스위치쌍(DOS1, DOS2)을 일단 한번 누르기만 하면 릴레이 코일(RL)을 흐르는 전류에 의해 발생된 자계에 의해 온된 릴레이 스위치(SWO)에 의해 보지회로가 형성된다. 사용자가 문을 닫고자 할 경우에는 문닫음 스위치(DCS)를 누름으로써 릴레이 코일(RL)을 흐르는 전류를 차단시키면 언재든지 문을 닫을 수가 있다.
위에서 언급한 인터록 제어부(1)의 동작을 상세히 실명하면 다음과 같다.
철도차량이 운행되고 있을 경우에, 타코미터(tachometer)와 같은 회전속도계(도시되지 않음)로부터 철도차량의 속도가 감지되어 정현파의 전기적인 신호(SS)로 변환된 뒤에 인터록 제어부(1)의 증폭부(10)로 입력된다.
증폭부(10)로 입력된 차속 신호(SS)는 저항(R11)을 거쳐 커패시터(C11, C12)에 의해 여파(filtering)되어 잡음이 제거된 뒤에, 다이오드(D11, D12)에 일정한 크기 이내로 클리핑(clipping)되어 연산 증폭기(OP11)로 입력됨으로써 연산 증폭기(OP11)에 의해 증폭된다. 연산 증폭기(OP11)의 출력신호는 어느정도 구형파(sdquarewave)의 모습을 하고 있으며 저항(R16)을 거쳐 구형파 발생부(20)로 출력된다.
구형파 발생부(20)로 입력된 증폭부(10)의 출력신호는 연산 증폭기(OP21)를 거치면서 완전한 구형파로 변환되어 단안정 멀티바이브레이터(30)로 출력되는데, 연산 증폭기(OP21)를 거친 상기한 구형파는 차속 신호(SS)의 주파수와 동일한 주파수를 갖는다.
단안정 멀티바이브레이터(30)로 입력된 구형파 발생부(20)의 출력신호는 트랜지스터(Q31, Q32, Q32)를 거치면서, 구형파의 상승 모서리(positive edge)에서 트리거(trigger)되어 증폭됨으로써 일정한 듀티율(duty rate)을 갖는 주파수 펄스로 변환되어 주파수-전압 변환부(40)로 출력된다.
주파수-전압 변환부(40)로 입력된 단안전 멀티바이브레이터(30)의 주파수 펄스신호는, 연산 증폭기(OP41)로 입력되어 적분됨으로써 주파수의 크기에 비례하는 직류 전압신호로 변환되어 출력된다. 따라서 차속 신호(SS)의 주파수에 비례하는 전압신호가 주파수-전압 변환부(40)로부터 반전부(50)로 출력된다.
반전부(50)로 입력된 주파수-전압 변환부(40)의 출력신호는 연산 증폭기(OP21)에 의해 버퍼링된 후에, 다이오드(D51)를 거쳐 연산 증폭기(OP52)로 입력됨으로써 연산 증폭기(OP52)에 의해 반전된다. 상기한 연산증폭기(OP52)의 반전 출력신호는 비교부(60)로 출력된다.
비교부(60)로 입력된 반전부(50)의 출력신호는 연산 증폭기(OP61)에 의해 기준전압과 비교됨으로써, 기준전압 보다 큰 경우에는 지전위 상태의 신호가 연산 증폭기(OP61)로부터 출력되며, 기준전압 보다 작은 경우에는 고전위 상태의 신호가 연산 증폭기(OP61)로부터 출력된다. 따라서 철도차량이 일정한 속도 이상으로 운행되고 있을 경우에는 비교부(60)로부터 저전위 상태의 신호가 출력 제어부(70)로 출력되며, 철도차량이 일정한 속도 이하로 운행되고 있을 경우에는 비교부(60)로부터 고전위 상태의 신호가 출력 제어부(70)로 출력된다. 이 경우에 사용자는 연산 증폭기(OP61)로 인가되는 기준전압을 조정함으로써 위에서 언급한 철도차량의 일정한 속도의 레벨을 조정할 수가 있다.
출력 제어부(70)로 입력된 비교부(60)의 출력신호는 저항(R71)을 거쳐 트랜지스터(Q71)의 베이스로 입력됨으로써, 철도차량이 일정한 속도 이상으로 운행되고 있을 경우에는 트랜지스터(Q71)가 턴오프되고, 철도차량이 일정한 속도 이하로 운행되고 있을 경우에는 트랜지스터(Q71)가 턴온된다.
트랜지스터(Q71)가 턴오프되면 PNP형 트랜지스터(Q72)의 베이스에는 고전위 상태의 전압이 인가됨으로써 PNP형 트랜지스터(Q72)가 턴오프되고 트랜지스터(Q71)가 턴온되면 PNP형 트랜지스터(Q72)의 베이스에는 저진위 상태의 전압이 인가됨으로써 PNP헝 트랜지스터(Q72)가 턴온된다.
PNP형 트랜지스터(Q72)가 턴오프되면 저전위 상태의 신호가 출력 제어부(70)로부터 출력되며 PNP형 트랜지스터(Q72)가 턴온되면 고전위 상대의 신호가 출력 제어부(70)로부터 출력된다. 따라서 철도차량이 일정한속도 이상으로 운행되고 있을 경우에는 출력 제어부(70)로부터 저전위 상태의 신호가 출력되며, 철도차량이 일정한 속도 이하로 운행되고 있을 경우에는 출력제어부(70)로부터 고전위 상태의 신호가 출력된다.
이상에서와 같이 이 고안의 실시예에서, 철도차량이 일정한 속도 이상으로 운행하고 있을 경우에는 문이 임의로 열리지 못하도록 제어하고 철도차량이 일정한 속도 이하로 운행하고 있을 경우에만 문이 열리도록 제어함으로써 안전사고를 미연에 예방할 수 있으며, 또한 문의 개폐장치를 전자적으로 동작시킴으로써 문의 개폐장치에 대한 신뢰성을 높인 효과를 가진 철도차량용 도어 제어장치를 제공할 수가 있다. 이 고안의 이러한 효과는 전철이나 열차와 같은 철도차량 분야에서 이용될 수 있다.

Claims (2)

  1. 철도차량이 일정한 속도 이상으로 운행되고 있을 경우에는 모든 문을 인터록시키고 철도차량이 일정한속도 이하로 운행되고 있을 경우에는 모든 문의 인터록을 해제시키는 인터록 제어부(1)와; 인터록 제어부(1)의 출력신호에 따라 전류의 흐름을 차단하는 인터록 릴레이(2)와; 인터록 릴레이(2)에 병렬로 연결되어 비상시에 인터록을 해제시킬 수 있는 인터록 비상해제 스위치(IES)와; 인터톡 릴레이(2)에 직렬로 연결되어 문을 열기위해 제공되는 키 스위치(KSW) 및 문개방 스위치쌍(DOS1, DOS2)과; 키 스위치(KSW) 및 문개방 스위치쌍(DOS1, DOS2)에 직렬로 연결되어 문을 닫기 위해 제공되는 문닫음 스위치와; 문을 열기 위한 회로가 형성될 경우에 문을 열기 위한 릴레이 스위치를 동작시키는 릴레이 코일(RL)과; 각각의 문을 개폐하기 위한 다수개의 릴레이 스위치(SW1∼SWn)로 이루어지는 것을 특징으로 하는 철도차량용 도어 제어장치.
  2. 제1항에 있어서, 상기한 인터록 제어부(1)는 차속 신호(SS)를 여파한 뒤에 일정한 범위 이내로 증폭시키는 증폭부(10)와; 증폭부(10)에서 출력되는 신호로부터 통상의 구형파를 발생시키는 구형파 발생부(20)와; 구형파 발생부에 연결되어 일정한 듀티율을 갖는 주파수 펄스를 발생시키는 단안정 멀티바이브레이터(30)와; 단안정 멀티바이브레이터(30)로부터 입력되는 주파수 펄스신호를 적분함으로써 주파수에 비례하는 직류 전압신호로 변환시키는 주파수-전압 변환부(40)와; 주파수-전압 변환부(40)에 연결되어 입력되는 신호를 버퍼링한뒤에 반전시키는 반전부(50)와; 반전부(50)로부터 출력되는 신호가 기준전압 보다 큰지 작은지를 비교하는 비교부(60)와; 비교부(60)로부터 출력되는 신호에 따라 인터록 신호를 외부로 출력하는 출력 제어부(70)로 이루어지는 것을 특징으로 하는 철도차량용 도어 제어장치.
KR92012644U 1992-07-09 1992-07-09 철도차량용 도어 제어장치 KR940008545Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92012644U KR940008545Y1 (ko) 1992-07-09 1992-07-09 철도차량용 도어 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92012644U KR940008545Y1 (ko) 1992-07-09 1992-07-09 철도차량용 도어 제어장치

Publications (2)

Publication Number Publication Date
KR940004498U KR940004498U (ko) 1994-02-24
KR940008545Y1 true KR940008545Y1 (ko) 1994-12-22

Family

ID=19336404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92012644U KR940008545Y1 (ko) 1992-07-09 1992-07-09 철도차량용 도어 제어장치

Country Status (1)

Country Link
KR (1) KR940008545Y1 (ko)

Also Published As

Publication number Publication date
KR940004498U (ko) 1994-02-24

Similar Documents

Publication Publication Date Title
JP3117262B2 (ja) 過電圧保護装置
US5208483A (en) Automatic power-operated window and roof panel system for a motor vehicle
JPS63263150A (ja) 保護装置用レリーズ回路
KR20140068151A (ko) 차량의 조절 부재의 전동식 조절을 위한 구동 어셈블리
JPH04501799A (ja) 自動車用の電源制御装置
WO2017038757A1 (ja) 保護装置
US5218339A (en) Arrangement for monitoring a consumer in combination with an internal combustion engine and/or a motor vehicle
KR940008545Y1 (ko) 철도차량용 도어 제어장치
JP3551586B2 (ja) コンデンサ放電回路
US3695381A (en) Door-locking system for vehicles
JP3802557B2 (ja) 警告ランプ駆動回路
CA1038471A (en) Fail-safe transistorized overspeed circuit arrangement
US5537285A (en) Digital output control device and method for operating
CN1918353A (zh) 电路结构
CA2140114A1 (en) Apparatus for and a method of generating an analog signal for control of dynamic braking
DE4125293C1 (ko)
US3193698A (en) Transistor controlled speed shunt
US3983462A (en) Field shunting control for a DC series motor
SU1091294A1 (ru) Т говый электропривод
CN114592757B (zh) 一种基于距离感应控制的继电器式汽车中央门锁控制系统及方法
CN117060699A (zh) 用于进行电流限制的电路装置和电力系统
KR100520354B1 (ko) 슬라이드도어 닫힘시의 충격완화장치
GB2089080A (en) Vehicle inadvertence alarms
KR950015902A (ko) 자동차용 충전발전기 제어장치
JPS62194958A (ja) 自動ワイパ駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee