KR940006925Y1 - Pulse detect control circit of hdd - Google Patents
Pulse detect control circit of hdd Download PDFInfo
- Publication number
- KR940006925Y1 KR940006925Y1 KR2019910025396U KR910025396U KR940006925Y1 KR 940006925 Y1 KR940006925 Y1 KR 940006925Y1 KR 2019910025396 U KR2019910025396 U KR 2019910025396U KR 910025396 U KR910025396 U KR 910025396U KR 940006925 Y1 KR940006925 Y1 KR 940006925Y1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- reference voltage
- signal
- output
- pulse
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Abstract
내용 없음.No content.
Description
제1도는 종래 HDD의 펄스검출 시스템 구성도.1 is a configuration diagram of a pulse detection system of a conventional HDD.
제2도는 제1도의 자동이득제어증폭부의 파형도로서, (a)는 자동이득 제어 증폭부의 입력파형도이고, (b)는 자동이득 제어 증폭부의 출력파형도이다.2 is a waveform diagram of the automatic gain control amplifier of FIG. 1, (a) is an input waveform diagram of the automatic gain control amplifier, and (b) is an output waveform diagram of the automatic gain control amplifier.
제3도는 제1도의 각부의 입, 출력 파형도로서, (a)는 필터부의 출력파형도이고, (b)는 미분부의 출력파형도이고, (c)는 최대치 검출부의 출력파형도이고, (d)는 레벨검출부의 출력파형도이고, (e)는 플립플롭의 출력파형도이고, (f)는 디지탈 펄스 재생부의 출력파형도이다.3 is an input and output waveform diagram of each part of FIG. 1, (a) is an output waveform diagram of the filter section, (b) is an output waveform diagram of the differential section, (c) is an output waveform diagram of the maximum detection section, ( d) is an output waveform diagram of the level detector, (e) is an output waveform diagram of the flip-flop, and (f) is an output waveform diagram of the digital pulse reproduction section.
제4도는 제1도의 레벨검출부의 상세도로서 (a)는 고정전압방식의 레벨검출부 상세도이고, (b)는 가변전압방식의 레벨검출부 상세도이다.4 is a detailed view of the level detector of FIG. 1, (a) is a detailed view of the level detector of the fixed voltage method, and (b) is a detailed view of the level detector of the variable voltage method.
제5도는 종래 데이타 부분의 상세 파형도.5 is a detailed waveform diagram of a conventional data portion.
제6도는 종래 갭(Gap)부분의 상세파형도.6 is a detailed waveform diagram of a conventional gap portion.
제7도는 본 고안 HDD의 펄스검출 제어회로도.7 is a pulse detection control circuit diagram of the inventive HDD.
제8도는 제7도의 각부 동작파형도로서, (a)는 데이타 및 갭부분의 상세파형도이고, (b)는 제어부에서 출력되는 선택신호 파형도이다.FIG. 8 is an operation waveform diagram of each part of FIG. 7, (a) is a detailed waveform diagram of data and a gap portion, and (b) is a selection signal waveform diagram output from the controller.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 자동이득 제어 증폭부 12 : 필터부11: automatic gain control amplifier 12: filter unit
13 : 레벨 검출부 14 : 미분기13 level detection unit 14 differentiator
15 : 최대치 검출부 16 : 플립플롭15: maximum detection unit 16: flip-flop
17 : 디지탈 펄스 재생부17: digital pulse regeneration unit
본 고안은 하드디스크 드라이브(HDD)의 펄스검출(아날로그 신호의 타이밍을 검출하여 디지탈 펄스로 정형시키는것)제어에 관한 것으로, 특히 펄스검출기의 히스테리시스 레벨(아날로그 신호의 타이밍을 검출하는 기준레벨) 조정방식중에 고정전압 방식과 가변전압방식을 적절한 타이밍에 스위칭시켜 시스템의 에러비(백만번 판독시 발생되는 판독에러의 수)를 개선시키도록 한 하드디스크 드라이브의 펄스검출 제어회로에 관한 것이다.The present invention relates to the control of pulse detection (detecting the timing of an analog signal and shaping it into a digital pulse) of a hard disk drive (HDD), in particular adjusting the hysteresis level (reference level for detecting the timing of an analog signal) of a pulse detector. The present invention relates to a pulse detection control circuit of a hard disk drive in which a fixed voltage method and a variable voltage method are switched at an appropriate timing to improve the error ratio of the system (the number of read errors generated when reading one million times).
종래 하드디스크 드라이브의 펄스검출 시스템은 첨부된 도면 제1도에 도시된 바와 같이, 자기 헤드로부터 읽혀진 아날로그 신호는 프리앰프에서 소정레벨로 증폭되고, 이를 이득 제어하여 증폭출력하는 자동이득 제어증폭부(11)와, 상기 자동이득 제어증폭부(11)를 통해 증폭된 신호를 필터링하는 필터부(12)와, 상기 필터부(12)를 통해 필터링된 신호를 입력받아 레벨을 검출하는 레벨검출부(13)와, 상기 필터부(12)를 통해 필터링된 신호를 미분하는 미분기(14)와, 상기 미분기(14)서 출력된 미분신호로 부터 피크치를 검출하는 최대치 검출부(15)와 상기 레벨검출부(13)로 부터 출력된 신호를 데이타로 입력(D)받고 최대치 검출부(15)의 출력신호를 클럭단자(C)로 입력받아 디지탈 펄스를 발생하는 플립플롭(16)과, 상기 플립플롭(16)으로 부터 출력된 펄스를 일정폭으로 재생하여 출력하는 디지탈 펄스 재생부(17)로 구성되어 있다.In the conventional pulse detection system of a hard disk drive, as shown in FIG. 1, an analog signal read from the magnetic head is amplified to a predetermined level in a preamplifier, and an automatic gain control amplifier for gain control and amplification output. 11), a filter unit 12 for filtering a signal amplified by the automatic gain control amplifier 11, and a level detector 13 for detecting a level by receiving a signal filtered through the filter unit 12. ), A differentiator 14 for differentiating the signal filtered through the filter unit 12, a maximum value detector 15 and a level detector 13 for detecting peak values from the differential signal outputted from the differentiator 14. The flip-flop 16 and the flip-flop 16 generate a digital pulse by receiving the signal outputted from the input signal as data D and the output signal of the maximum value detector 15 as the clock terminal C. Pulse width output from And digital pulse regenerating unit 17 for reproducing and outputting the data.
상기에서 레벨검출부(13)는 고정전압방식과 가변전압 방식으로 구성된다.The level detection unit 13 is composed of a fixed voltage method and a variable voltage method.
고정전압 방식의 레벨검출부(13)는 첨부된 도면 제4도의 (a)에 도시된 바와 같이, 저항(R1)(R2)을 통해 분압된 전원단자(Vcc)의 세팅전압에 따라 필터부(12)에서 필터링된 아날로그 신호를 비교하여 그 결과값을 출력하는 비교기(41)로 구성되며, 아울러 가변전압 방식의 레벨검출부(13)는 필터부(12)의 필터링 신호를 전파정류하는 전파정류부(12)와, 사기 전파정류부(42)의 출력전압을 분압하여 기준전압을 설정하는 저항(R3)(R4)과, 그 저항(R3)(R4)으로 분압된 기준전압과 상기 필터부(12)의 출력전압을 비교하여 그 결과값을 출력하는 비교기(43)로 구성되어 있다.As shown in (a) of FIG. 4, the level detection unit 13 according to the fixed voltage type may include a filter unit according to the set voltage of the power supply terminal Vcc divided through the resistors R 1 and R 2 . Comprising a comparator 41 for comparing the analog signal filtered in the (12) and outputs the result value, and a variable voltage level detection unit 13 is a full-wave rectifier for full-wave rectifying the filtering signal of the filter unit 12 12, by dividing the output voltage of the fraud spread rectifying 42 resistance to set a reference voltage (R 3) (R 4) and the resistance (R 3) (R 4) as the reference voltage divided with the Comparator 43 for comparing the output voltage of the filter unit 12 and outputs the result value.
이와 같이 구성된 종래 하드디스크 드라이브의 펄스검출 시스템을 첨부한 도면 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.The pulse detection system of the conventional hard disk drive configured as described above will be described in detail with reference to FIGS. 2 and 3.
먼저, 자기 헤드로 부터 판독된 신호는 프리앰프에서 소정 레벨로 증폭되어 자동이득 제어 증폭부(11)로 입력된다.First, the signal read out from the magnetic head is amplified to a predetermined level in the preamplifier and input to the automatic gain control amplifier 11.
여기서 자동이득 제어 증폭부(11)에 입력되는 프리앰프 출력신호는 제2도의 (a)파형과 같이 디스크 상의 자성막의 불균일성에 의해 신호레벨이 상대적으로 작아지는 구간(A)이 발생되며, 또한 디스크상의 자성막이 손상된 부분에서는 신호의 레벨이 급격히 감소하는 구간(B)이 발생될 수 있다.Here, in the preamplifier output signal input to the automatic gain control amplifier 11, a section A in which the signal level becomes relatively small due to the nonuniformity of the magnetic film on the disk as shown in the waveform of FIG. In a portion where the magnetic film on the disk is damaged, a section B in which the signal level decreases rapidly may occur.
이러한 신호의 레벨이 감소되는 구간이 발생되면 결과적으로 판독에러를 발생시켜 에러율에 심각한 영향을 미친다.When a section in which the level of such a signal is decreased occurs, a read error is generated, which seriously affects the error rate.
따라서, 자동이득 제어 증폭부(11)는 신호의 레벨이 감소되는 구간에서는 상대적으로 이득을 높여서 제2도의 (b)에서 보듯이 신호의 레벨이 일정하게 되도록 유지시켜 에러율을 개선한다.Accordingly, the automatic gain control amplifier 11 improves the error rate by maintaining a constant level of the signal as shown in FIG.
그러나 제2도의 B구간처럼 신호의 레벨이 급격히 감소하면 자동이득 제어 증폭부(11)의 응답특성에 의해 순간적으로 대응이 되지 못하므로 C구간과 같이 감소되는 레벨은 줄어드나 출력레벨을 일정하게 유지하지 못하는 구간도 발생될 수 있다.However, if the level of the signal is drastically reduced like the section B of FIG. 2, the response level of the automatic gain control amplifier 11 cannot be instantaneously responded. Therefore, the level reduced like the section C is reduced but the output level is kept constant. Failure to do so may occur.
한편, 자동이득 제어 증폭부(11)의 출력 신호는 필터부(12)에 입력되어져 필터링 된 후 제3도의 (a)와 같은 파형이 된다.On the other hand, the output signal of the automatic gain control amplifier 11 is inputted to the filter unit 12 and filtered to form a waveform as shown in FIG.
이때 제3도의 (a)에 ×로 표시된 최대치 부분이 디지탈 데이타 정형시의 데이타를 표현하는 타이밍이 되므로 이 타임에 디지탈 펄스가 발생되도록 하여야 한다.At this time, since the maximum value portion indicated by x in FIG. 3 (a) is a timing for representing data at the time of digital data shaping, a digital pulse should be generated at this time.
상기한 필터부(12)의 출력신호는 미분기(14) 및 레벨검출부(13)에 각각 입력되며, 이에 따라 미분기(14)는 이 입력파형을 미분하여 제3도의 (b)와 같은 파형을 출력한다.The output signal of the filter unit 12 is input to the differentiator 14 and the level detector 13, respectively, so that the differentiator 14 differentiates this input waveform and outputs a waveform as shown in FIG. do.
이때, 미분된 신호를 보면 제3도의 (a)에서의 최대치가 미분후 영점이 됨을 알 수 있다.At this time, the differential signal indicates that the maximum value in FIG. 3 (a) becomes the zero point after differentiation.
아울러 미분기(14) 출력 신호는 최대치도 영점이 되지만 제3도의 (a)에 0로 표시된 어깨(Shoulder)부분에서도 영점이 발생된다.In addition, the output signal of the differentiator 14 has a maximum value of zero, but zero point is also generated at the shoulder portion indicated by 0 in FIG.
최대치 검출부(15)는 제3도의 (c)와 같이 미분된 신호의 영점을 검색하여 펄스를 발생시킨다.The maximum value detector 15 searches for the zero point of the differential signal as shown in (c) of FIG. 3 and generates a pulse.
그리고 레벨검출부(13)는 제3도의 (a)에 표시된 레벨검출 기준전압을 비교기(41)(43)로 검색하여 제3도의 (d)와 같은 펄스를 발생시킨다.Then, the level detector 13 searches the comparator 41 and 43 for the level detection reference voltage shown in (a) of FIG. 3 to generate pulses as shown in (d) of FIG.
레벨검출부(13)의 출력신호(제3도의 (d))는 플립플롭(16)의 데이타로 입력되며 최대치 검출부(15)의 출력신호(제3도의 (c))는 플립플롭(16)의 클럭으로 입력되며, 이에 따라 플립플롭(16)은 상기한 데이타를 클럭에 동기시켜 제3도의 (e)와 같은 펄스를 발생시키게 된다.The output signal of the level detector 13 (d) of FIG. 3 is input as data of the flip-flop 16, and the output signal of the maximum value detector 15 (c) of FIG. The flip-flop 16 is synchronized with the clock to generate a pulse as shown in (e) of FIG. 3.
레벨검출부(13)의 출력신호(제3도의 (d))는 플립플롭(16)의 데이타로 입력되며 최대치 검출부(15)의 출력신호(제3도의 (c))는 플립플롭(16)의 클럭으로 입력되며, 이에 따라 플립플롭(16)은 상기한 데이타를 클럭에 동기시켜 제3도의 (e)와 같은 펄스를 발생시키게 된다.The output signal of the level detector 13 (d) of FIG. 3 is input as data of the flip-flop 16, and the output signal of the maximum value detector 15 (c) of FIG. The flip-flop 16 is synchronized with the clock to generate a pulse as shown in (e) of FIG. 3.
이때 플립플롭(16)으로 부터 출력된 신호의 에지 부분이 아날로그 신호의 최대치 부분에 해당하는 데이타 부분이 된다.At this time, the edge portion of the signal output from the flip-flop 16 becomes the data portion corresponding to the maximum value portion of the analog signal.
플립플롭(16)의 출력신호(제3도의 (e))는 디지탈 펄스 재생부(17)에 입력되어 제3도의 (f)와 같이 플립플롭(16)의 출력신호의 에지마다 일정폭의 펄스를 재생시킨다.The output signal of the flip-flop 16 ((e) of FIG. 3) is input to the digital pulse regeneration unit 17 and pulses having a predetermined width for each edge of the output signal of the flip-flop 16 as shown in (f) of FIG. Play it back.
디지탈 펄스 재생부(17)는 원-쇼트 발생기(One-shot Generator)로 구성되어 있다.The digital pulse regenerating unit 17 is composed of a one-shot generator.
이때 제3도의 (c)에 ⓐⓑⓒ로 표시된 입력신호의 어깨(shoulder)부분에 발생되는 펄스는 플립플롭(16)을 통해 제거됨을 알 수 있다.At this time, it can be seen that the pulse generated in the shoulder portion of the input signal indicated by ⓐⓑⓒ in (c) of FIG. 3 is removed through the flip-flop 16.
그러나 이와 같은 종래 하드디스크 드라이브 펄스검출 시스템의 히스테리시스 레벨 세팅방법중 고정전압방식은 제5도에서와 같이 디스크상의 손실부분 ⓐ에서는 재생 신호가 고정전압 방식의 기준전압 보다 낮아져서 판독에러가 발생하게 되므로 에러율이 높아지게 되는 문제점이 발생하였다.However, in the fixed voltage method of the hysteresis level setting method of the conventional hard disk drive pulse detection system, as shown in FIG. 5, in the loss part ⓐ on the disk, the reproduction signal is lower than the reference voltage of the fixed voltage method, resulting in an error rate. There is a problem that is increased.
이때 가변전압 방식을 사용하면(제5도의 ⓑ) 재생신호 레벨은 작아져도 기준레벨이 상대적으로 작아지므로 판독에러를 발생시키지 않으므로 에러율을 개선시킬 수 있다.In this case, when the variable voltage method is used (B in Fig. 5), the reference level is relatively small even if the reproduction signal level is small, so that a read error does not occur, thereby improving the error rate.
그러나 제6도에 도시한 바와 같이 데이타 1섹터(sector)에는 데이타가 없는 부분(Gap)을 포함하는데, 이 갭(Gap)부분에서는 제6도의 (b)와 같이 가변전압 방식을 쓰면 전파정류부의 응답특성에 의해 지연이 발생되므로 6a, 6b, 6c 부분에서는 판독에러를 발생시킨다.However, as shown in FIG. 6, one sector of data includes a gap without data, and in this gap part, as shown in (b) of FIG. Since the delay is caused by the response characteristic, a read error is generated in the 6a, 6b, and 6c parts.
그러므로 이 경우는 고정전압 방식을 사용하면 에러율을 개선시킬 수 있다.Therefore, in this case, the fixed voltage method can improve the error rate.
그렇지만 종래에는 상기한 바와 같이 하나의 방식(고정전압 방식 또는 가변전압방식)으로만 레벨검출부가 구성되어 있으므로 상기한 바와 같은 각 방식에 따른 2가지의 문제점이 발생하였다.However, in the related art, since the level detection unit is configured by only one method (fixed voltage method or variable voltage method) as described above, two problems according to each method as described above have occurred.
따라서, 본 고안은 이와 같은 종래의 문제점을 감안하여 하드 디스크 드라이브 또는 콤팩트 디스크등의 펄스 검출 시스템에서 레벨검출부의 히스테리시스 레벨을 결정할때 가변전압 방식과 고정전압방식을 적절한 타이밍에 의해 스위칭시켜 시스템의 에러율을 개선시키도록 하드디스크 드라이브의 펄스검출 시스템을 제공함에 있다.Accordingly, the present invention, in consideration of such a conventional problem, when the hysteresis level of the level detection unit is determined in a pulse detection system such as a hard disk drive or a compact disk, the variable voltage method and the fixed voltage method are switched at an appropriate timing so that the error rate of the system is reduced. It is to provide a pulse detection system of the hard disk drive to improve the.
이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제7도는 본 고안 하드 디스크 드라이브의 펄스검출 제어회로도로서, 이에 도시한 바와 같이 필터부(12)에서 필터링 된 신호를 전파정류하여 출력하는 전파정류부(18a)와, 그 전파정류부(18a)의 출력전압을 분압하여 제1기준전압을 설정하는 저항(R3)(R4)으로 이루어진 제1기준전압 설정부(18)와, 세팅된 고정전압(Vcc)을 분압하여 제2기준전압을 설정하는 제2기준전압 설정부(19)와, 하드디스크 드라이브의 펄스검출 제어 시스템 전체 동작을 제어하는 제어부(20)와, 상기 제어부(20)로 부터 출력되는 제어신호에 의해 상기 제1기준전압 설정부(19) 및 제2기준전압 설정부(20)에서 각각 설정된 제1기준 전압 및 제2기준 전압을 선택하여 출력하는 스위칭부(21)와, 상기 스위칭부(21)에서 선택되어 출력된 기준전압과 상기 필터부(12)에서 출력된 신호와를 비교하여 그 결과값을 출력하는 비교부(22)와, 상기 비교부(22)로 부터 출력되는 펄스신호를 최대치 검출부(15)로 부터 검출된 클럭펄스에 동기시켜 디지탈 펄스 재생부에서 펄스를 재생할 수 있도록 하는 플립플롭(16)으로 구성하였다.7 is a pulse detection control circuit diagram of the inventive hard disk drive. As shown therein, a full-wave rectifying unit 18a for full-wave rectifying and outputting the signal filtered by the filter unit 12, and the output of the full-wave rectifying unit 18a. A first reference voltage setting unit 18 including resistors R3 and R4 for dividing the voltage to set the first reference voltage, and a second setting the second reference voltage by dividing the set fixed voltage Vcc. The first reference voltage setting unit 19 by a reference voltage setting unit 19, a control unit 20 for controlling the overall operation of the pulse detection control system of the hard disk drive, and a control signal output from the control unit 20. ) And a switching unit 21 for selecting and outputting the first reference voltage and the second reference voltage set by the second reference voltage setting unit 20, and the reference voltage selected and output by the switching unit 21 and the Compared with the signal output from the filter unit 12 and the result And a flip-flop for synchronizing the pulse signal output from the comparator 22 with the clock pulse detected from the maximum detector 15 so as to reproduce the pulse in the digital pulse regeneration unit. It consisted of (16).
이와 같이 구성한 본 고안의 작용, 효과를 첨부한 도면 제8도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figure 8 attached to the operation and effects of the present invention configured as described above are as follows.
먼저 하드디스크 드라이브의 에러비를 향상시키기 위한 수단으로써 섹터(SECTOR) 사이의 갭(Gap)이나 서보섹터 전단등의 데이타가 없는 부분에서 가변전압 방식의 히스테리시스 레벨조정 방식을 사용하였을때 데이타가 발생하여 에러를 일으킬 수 있는 확률을 낮추기 위해 데이타 부분에선 가변전압 방식을 데이타가 없는 부분에선 고정전압 방식을 선택하도록 한다.First, as a means to improve the error ratio of the hard disk drive, when the variable voltage hysteresis level adjustment method is used in the part where there is no data such as a gap between the sectors or the front end of the servo sector, data is generated. In order to reduce the probability of causing an error, the variable voltage method should be selected in the data part and the fixed voltage method in the no data part.
즉, 선택신호는 제8도의 (b)와 같이, 선택의 시작과 끝을 알 수 있는 제어신호를 적절한 타이밍에 맞추어 히스테리시스 조정방법을 선택할 수 있게 한 것이다.In other words, as shown in (b) of FIG. 8, the selection signal makes it possible to select a hysteresis adjustment method in accordance with an appropriate timing of the control signal at which the start and end of the selection are known.
여기서 제8도의 (a)와 같이 하드디스크 드라이브의 포멧은 갭(Gap)과 어드레스(ADRESS) 및 데이타(DATA)로 분류되고, 상기 갭 부분에서는 고정전압 방식이 선택되어야 한다.Here, the format of the hard disk drive is classified into a gap Gap, an address ADRESS, and data DATA as shown in FIG. 8A, and a fixed voltage method should be selected in the gap portion.
제8도의 (a)에서와 같이 데이타(DATA)가 없는 부분을 즉, 갭(Gap)부분을 제8도의 (b)와 같은 펄스신호로 읽어들인 후 제어부(20)는 그의 출력포트(P1)를 통해 로우신호를 출력한다.As shown in (a) of FIG. 8, the part without data DATA, that is, the gap Gap, is read as a pulse signal as shown in (b) of FIG. 8, and then the control unit 20 outputs the output port P1 thereof. Outputs a low signal through.
이와 같이 갭부분에서는 상기한 출력포트(P1)를 통해 로우신호를 출력시키므로서, 스위칭부(21)는 제2기준 전압 설정부(19)의 저항(R1)(R2)에 의해 설정된 고정전압을 비교부(22)의 반전단자(-)에 기준전압으로 입력시킨다.As such, the gap portion outputs a low signal through the output port P1, so that the switching unit 21 receives the fixed voltage set by the resistors R1 and R2 of the second reference voltage setting unit 19. The reference voltage is input to the inverting terminal (-) of the comparator 22.
이에 따라 비교부(22)는 필터부(12)의 출력신호와 상기 반전단자(-)에 입력되는 기준전압을 비교하여 그 결과값을 플립플롭(16)의 데이타 단자(D)에 데이타로 인가한다.Accordingly, the comparison unit 22 compares the output signal of the filter unit 12 with the reference voltage input to the inverting terminal (-) and applies the result value as data to the data terminal D of the flip-flop 16. do.
이하, 플립플롭(16) 이후의 동작은 종래의 기술구성과 동일함로 생략하기로 하며, 이와 같이 갭부분에서 고정전압 방식을 사용하면 종래 가변전압 방식 사용시 응답특성에 의해 발생한 지연에 따른 판독에러를 감소할 수가 있게 되는 것이다.Hereinafter, the operation after the flip-flop 16 will be omitted since it is the same as the conventional technical configuration. If the fixed voltage method is used in the gap portion as described above, a read error according to the delay caused by the response characteristic when using the conventional variable voltage method is used. Can be reduced.
한편, 데이타나 어드레스 부분에서는 가변전압 방식을 선택하기 위해 제어부(20)는 출력포트(P1)로 하이신호를 출력시킨다.On the other hand, in the data or address portion, the control unit 20 outputs a high signal to the output port P1 in order to select a variable voltage method.
이에따라 스위칭부(21)는 제1기준 전압 설정부(18)내의 전파정류부(18a) 및 저항(R3)(R4)에 의해 설정된 가변전압을 비교부(22)의 반전단자(-)에 기준전압으로 입력시킨다.Accordingly, the switching unit 21 transfers the variable voltage set by the full-wave rectifying unit 18a and the resistors R3 and R4 in the first reference voltage setting unit 18 to the inverting terminal (-) of the comparison unit 22. Enter
따라서 비교부(22)는 필터부(12)의 출력신호와 상기 반전단자(-)에 입력되는 기준전압을 비교하여 그 결과 값을 플립플롭(16)의 데이타 단자(D)에 데이타로 인가한다.Accordingly, the comparing unit 22 compares the output signal of the filter unit 12 with the reference voltage input to the inverting terminal (-) and applies the result value as data to the data terminal D of the flip-flop 16. .
이하, 플립플롭(16) 이후의 동작은 종래의 기술구성 및 작용과 동일하므로 생략하며, 이와 같이 데이타나 어드레스 부분에서 가변전압방식을 선택하면 디스크상의 결함부분에서 발생하는 판독에러를 감소할 수가 있게 되는 것이다.Since the operation after the flip-flop 16 is the same as that of the prior art configuration and operation, it is omitted. If the variable voltage method is selected in the data or address portion in this way, the read error occurring in the defective portion on the disk can be reduced. Will be.
이상에서 상세히 설명한 바와 같이 본 고안은 하드디스크 드라이브 또는 콤팩트 디스크 등의 펄스검출 시스템 중에서 레벨검출부를 고정전압 방식과 가변전압 방식을 병행하여 레벨 검출부의 히스테리시스 레벨을 결정함으로써 시스템의 에러율을 감소시킬 수 있는 효과가 있다.As described in detail above, the present invention can reduce the error rate of the system by determining the hysteresis level of the level detection unit by using a fixed voltage method and a variable voltage method in a level detection unit in a pulse detection system such as a hard disk drive or a compact disc. It works.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910025396U KR940006925Y1 (en) | 1991-12-31 | 1991-12-31 | Pulse detect control circit of hdd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910025396U KR940006925Y1 (en) | 1991-12-31 | 1991-12-31 | Pulse detect control circit of hdd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930016737U KR930016737U (en) | 1993-07-29 |
| KR940006925Y1 true KR940006925Y1 (en) | 1994-10-06 |
Family
ID=19326909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910025396U KR940006925Y1 (en) | 1991-12-31 | 1991-12-31 | Pulse detect control circit of hdd |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006925Y1 (en) |
-
1991
- 1991-12-31 KR KR2019910025396U patent/KR940006925Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930016737U (en) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635142A (en) | Amplitude sensor with adaptive threshold generation | |
| US5442492A (en) | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection | |
| JP2868707B2 (en) | Read channel optimization method for data recording device using disk-shaped record carrier | |
| US5623474A (en) | Disk apparatus having automatic adjustment of adaptive filter equalization parameter using training pattern | |
| US5438460A (en) | Asynchronous gain adjustment for PRML disk drive systems | |
| JPH0241801B2 (en) | ||
| GB2140657A (en) | Improving waveform of pcm signal eye pattern | |
| EP0654787B1 (en) | Signal level adjusting unit | |
| US4706236A (en) | Slice level corrector | |
| KR950006841B1 (en) | Data detection level control circuit & method of disc driving system | |
| US5587980A (en) | Method deriving a quality signal from a read signal, and reading and recording devices which employ that method | |
| US5956197A (en) | System for reading magnetic information provided with a thermal asperity detector | |
| KR940006925Y1 (en) | Pulse detect control circit of hdd | |
| US4806792A (en) | Differential amplifier circuit | |
| JPH07320270A (en) | Optical information recording and reproducing device | |
| JPH06231410A (en) | Magnetic disk device | |
| JPS5828961B2 (en) | AGC method | |
| JP2560821B2 (en) | Data storage device test equipment | |
| JP2552053B2 (en) | Level slice circuit, floppy disk read circuit, and magnetic reproducing device | |
| JPS59110041A (en) | Reading circuit of optical storage device | |
| KR910004536B1 (en) | Traking error detecting and compensation circuit for magnetic disc | |
| JPH0150994B2 (en) | ||
| US5309293A (en) | Magnetic recording/reproducing apparatus | |
| JPS6323792Y2 (en) | ||
| JPH10320723A (en) | Compensating circuit of asymmetry of viertical amplitude in mr head and its adjusting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |