KR940006892B1 - Signal detecting circuit of recording apparatus - Google Patents

Signal detecting circuit of recording apparatus Download PDF

Info

Publication number
KR940006892B1
KR940006892B1 KR1019910023339A KR910023339A KR940006892B1 KR 940006892 B1 KR940006892 B1 KR 940006892B1 KR 1019910023339 A KR1019910023339 A KR 1019910023339A KR 910023339 A KR910023339 A KR 910023339A KR 940006892 B1 KR940006892 B1 KR 940006892B1
Authority
KR
South Korea
Prior art keywords
differential amplifier
input
signal
output
level
Prior art date
Application number
KR1019910023339A
Other languages
Korean (ko)
Other versions
KR930014500A (en
Inventor
정덕영
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910023339A priority Critical patent/KR940006892B1/en
Publication of KR930014500A publication Critical patent/KR930014500A/en
Application granted granted Critical
Publication of KR940006892B1 publication Critical patent/KR940006892B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

The circuit comprises a first differential amplifier for inputting reference signal to compare with the appointed input signal and its amplitude, a second differential amplifier for inputting the output of variable direct current source and outputting reference signal in response to input level, a level converter for inputting output of first differential amplifier and changing the input level, and a comparator for inputting and comparing the output of the second differential amplifier and level converter.

Description

레코딩 장치의 신호검출회로Signal detection circuit of recording device

제1도는 종래의 신호검출회로를 보여주는 도면1 is a view showing a conventional signal detection circuit

제2도는 본 발명에 의한 신호검출회로를 보여주는 도면2 is a view showing a signal detection circuit according to the present invention

제3도는 제2도의 구체적인 실시예3 is a specific embodiment of FIG.

제3(a)도는 제3도에서 a점의 파형도FIG. 3 (a) is a waveform diagram of point a in FIG.

제3(b)도는 제3도의 b점의 파형도FIG. 3 (b) is a waveform diagram of point b in FIG.

제3(c)도는 제3도의 c점의 파형도FIG. 3 (c) is a waveform diagram of point c of FIG.

제3(d)도는 제3도의 출력파형도3 (d) is an output waveform diagram of FIG.

본 발명은 레코딩 장치의 신호검출회로에 관한 것으로, 특히 입력되는 신호를 설정된 신호와 비교하여 그 차이를 검출하는 회로에 관한 것이다.The present invention relates to a signal detection circuit of a recording apparatus, and more particularly, to a circuit for comparing an input signal with a set signal and detecting a difference.

신호의 크기를 검출하는 회로는 통상적으로 녹음기에 많이 사용된다. 입력되는 모든 신호크기에 대응될수 있도록 하기 위하여, 테이프에 실리는 신호가 포화되지 않는 신호의 크기로 설정되고, 이 설정된 신호를 기준으로 하여 자동 레벨 레코딩을 수행한다.Circuits that detect the magnitude of the signal are commonly used in recorders. In order to be able to correspond to all input signal sizes, the signal on the tape is set to the size of a signal that is not saturated, and automatic level recording is performed based on this set signal.

이와 관련하여 종래의 신호검출회로가 제1도에 도시되어 있다. 제1도를 참조하면, 종래의 신호검출회로는, 입력전압 Vi에 비반전단(+)이 접속되고 기준전압 VREF에 반전단(-)이 접속된 비교기(1)로 구성되어 있다. 이리한 종래의 회로에서는 입력전압과 기준전압이 고정되어 있다. 단, 입력전압으로서의 Vi의 성분을 살펴보면, Vi는 신호성분과 DC바이어스성분이 입력된다. 그리고 비교기(1)의 기준전압 VREF는 고정되어 있음은 주지의 사실이다. 이와 같은 상태에서, 공정변화 또는 온도변화에 따라 입력전압 Vi의 성분중 DC바이어스성분이 변화될 수 있는데, 이 경우 기준전압 VREF와 상기의 DC바이어스성분 변동차이가 발생하면 비교기(1)의 출력레벨이 변화를 발생하게 된다. 따라서 상기 입력전압 Vi의 직류성분이 외부환경에 따라 변동하게 되면 비교기(1)의 출력전압이 변하게 되는 문제가 있어 왔다.In this regard, a conventional signal detection circuit is shown in FIG. Referring to FIG. 1, the conventional signal detection circuit is composed of a comparator 1 having a non-inverting terminal (+) connected to an input voltage Vi and an inverting terminal (-) connected to a reference voltage VREF. In this conventional circuit, the input voltage and the reference voltage are fixed. However, when looking at the component of Vi as the input voltage, the signal component and the DC bias component are input to Vi. It is well known that the reference voltage VREF of the comparator 1 is fixed. In this state, the DC bias component among the components of the input voltage Vi may change according to the process change or the temperature change. In this case, when the difference between the reference voltage VREF and the DC bias component changes, the output level of the comparator 1 This change will occur. Therefore, there has been a problem that the output voltage of the comparator 1 changes when the DC component of the input voltage Vi is changed according to an external environment.

따라서, 본 발명의 목적은 입력되는 신호의 직류성분이 변하더라도 안정된 출력전압을 발생시킬 수 있는신호검출회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a signal detection circuit capable of generating a stable output voltage even if the DC component of an input signal changes.

상기 본 발명의 목적을 달성하기 위하여 본 발명은, 레코딩 장치에 내장된 신호검출회로에 있어서, 소정의 입력신호와 상기 입력신호의 크기를 비교하기 위한 기준신호를 각각 입력하는 제1차동증폭기와, 가변직류전원의 출력신호를 입력하고 이 입력레벨에 응답하여 상기 기준신호를 출력하는 제2차동증폭기와, 상기제1차동 증폭기의 출력신호를 입력하고 이 입력레벨을 변이시키는 레벨변환기와, 상기 제2차동증폭기와 레벨전환기의 각 출력신호를 입력하고 이를 비교하여 출력하는 비교기를 구비하는 신호검출회로임을 특징으로 한다.In order to achieve the object of the present invention, the present invention provides a signal detection circuit built in the recording apparatus, the first differential amplifier for inputting a predetermined input signal and a reference signal for comparing the magnitude of the input signal, respectively; A second differential amplifier for inputting an output signal of a variable DC power supply and outputting the reference signal in response to the input level, a level converter for inputting an output signal of the first differential amplifier and shifting the input level; Characterized in that it is a signal detection circuit having a comparator for inputting and comparing the output signal of the secondary amplifier and the level converter.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 의한 신호검출회로의 구성을 보여주고 있다. 제2도를 참조하면, 본 발명의 신호검출회로는, 입력전압 Vi를 비반전단(+)으로 입력하는 제1차동증폭기(11)와, 기준전압원 VREF에 비반전단이 접속되고 반전단(-)이 접지된 제2차동증폭기(12)와, 상기 제1차동증폭기(11)의 출력을 받는 레벨변환기(13)와, 상기 레벨변환기(13)의 출력을 비반전단으로 입력하고 상기 제2차동증폭기(12)의 출력을 반전단으로 입력하는 비교기(14)로 구성된다. 상기 제2차동증폭기(12)의 출력은 상기 제1차동증폭기(11)의 반전단에도 입력된다. 제2도의 구성에 따른 특징을 살펴보면 다음과 같다. 당기술분야에 주지의 사실인 바와같이, 일반적으로 집적회로(IC) 내부에는 입력신호에 대하여 입력바이어스를 주기 위한 전압소스(source)가 존재하게 되며, 이 전압소스는 상기의 입력신호와 마찬가지로 공정이나 온도에 의해 변화를 일으키게 된다. 따라서 제2도에 도시된 구성으로부터 알 수 있는 바와 같이, 입력바이어스용 전압소스로서의 기준전압원 VREF(이는 공정이나 온도의 변화에 따라 그 레벨이 변동가능하게 됨에 따라 가변직류전원으로서 동작하게 된다.)를 제2차동증폭기(12)의 비교전압으로 인가하게 되면 다음과 같은 작용이 발생하게 된다. 즉, 제1차동증폭기(11)의 비반전단자로 입력되는 입력신호 Vi가 공정이나 온도변화에 의해 변동되어도 이 제1차동증폭기(11)의 반전단자로 입력되는 제2차동증폭기(12)의 출력전압이 같이 변동됨에 의해, 전술한 제1도에서 발생되었던 입력신호 Vi와 VRER의 변동차이가 발생하지 않게 된다. 따라서 본 발명에서는 비교기(12)의 출력전압이 입력 DC변동에 연동됨에 의해 종래와 같은 입력신호의 불안정한 입력에 따른 출력레벨의 변동문제가 해결된다.2 shows the configuration of the signal detection circuit according to the present invention. Referring to FIG. 2, the signal detection circuit of the present invention includes a first differential amplifier 11 for inputting an input voltage Vi to a non-inverting terminal (+), a non-inverting terminal connected to a reference voltage source VREF, and an inverting terminal (-). The grounded second differential amplifier 12, the level converter 13 receiving the output of the first differential amplifier 11, and the output of the level converter 13 are input to the non-inverting stage and the second differential amplifier It consists of a comparator 14 which inputs the output of (12) to an inversion stage. The output of the second differential amplifier 12 is also input to the inverting end of the first differential amplifier 11. Looking at the characteristics according to the configuration of Figure 2 as follows. As is well known in the art, a voltage source for providing an input bias to an input signal is generally present inside an integrated circuit (IC), and the voltage source is processed similarly to the above input signal. Or change due to temperature. Therefore, as can be seen from the configuration shown in FIG. 2, the reference voltage source VREF as the voltage source for input bias (which operates as a variable DC power supply as its level can be changed according to process or temperature change). When is applied to the comparison voltage of the second differential amplifier 12, the following action occurs. That is, even if the input signal Vi input to the non-inverting terminal of the first differential amplifier 11 is changed by a process or temperature change, the second differential amplifier 12 input to the inverting terminal of the first differential amplifier 11 is changed. By varying the output voltage together, the variation difference between the input signal Vi and the VRER generated in FIG. 1 does not occur. Therefore, in the present invention, the output voltage of the comparator 12 is linked to the input DC fluctuation, thereby solving the problem of fluctuation in the output level due to the unstable input of the input signal.

제3도는 제2도의 구성에 따른 본 발명의 구체적 실시예를 보여준다. 제3도를 참조하면, 트랜지스터 Q1,Q2,Q3,Q4,Q5 및 전류원 I1이 제2도의 제1차동증폭기(11)를 구성한다. 그리고 트랜지스터 Q6,Q7,Q8,Q9 및 전류원 I2가 제2도의 제2차동증폭기(12)를 구성한다. 그리고 트랜지스터 Q12 및 저항 R2와 전류원 I4가 제2도의 레벨변환기(13)를 구성한다. 그리고 트랜지스터 Q10,Q11과 저항 R1 및 전류원 I3가 제2도의 비교기(14)를 구성한다. 제1차동증폭기(11)에서는 트랜지스터 Q4의 컬렉터(collector)에 접속된 노드(B)가 출력단이 되어, 레벨변환기(13)의 트랜지스터 Q12의 베이스(base)로 연결된다. 제2차동증폭기(12)에서는 트랜지스터 Q7의 컬렉터가 출력단이 되어, 제1차동증폭기(11)의 트랜지스터 Q2의 베이스와 비교기(14)의 트랜지스터 Q10에 연결된다. 비교기(14)에 있는 트랜지스터 Q11의 베이스에 접속된 노드(C)가 비반전단으로의 입력단이 된다.3 shows a specific embodiment of the present invention according to the configuration of FIG. Referring to FIG. 3, transistors Q1, Q2, Q3, Q4, Q5 and current source I1 form the first differential amplifier 11 of FIG. Transistors Q6, Q7, Q8, Q9 and current source I2 constitute second differential amplifier 12 of FIG. The transistor Q12 and the resistor R2 and the current source I4 constitute the level converter 13 of FIG. Transistors Q10, Q11, resistor R1, and current source I3 form comparator 14 in FIG. In the first differential amplifier 11, the node B connected to the collector of transistor Q4 becomes an output terminal and is connected to the base of transistor Q12 of level converter 13. In the second differential amplifier 12, the collector of the transistor Q7 becomes an output terminal and is connected to the base of the transistor Q2 of the first differential amplifier 11 and the transistor Q10 of the comparator 14. The node C connected to the base of the transistor Q11 in the comparator 14 becomes the input terminal to the non-inverting terminal.

제3(a)(b)(c)(d)도는 각각 상기 제2도 또는 제3도에서 신호입력단(A), 제1차동증폭기(11)의 출력단(B)(또는 트랜지스터 Q4의 컬렉터에 접속된 노드), 레벨변환기(13)의 출력단(C)(또는 트랜지스터 Q11의 베이스에 접속된 노드) 및 비교기(14)의 출력단(D)(또는 트랜지스터 Q11의 컬렉터에 접속된 노드)에서의 파형을 보여준다.3 (a) (b) (c) (d) are respectively connected to the signal input terminal A and the output terminal B of the first differential amplifier 11 (or the collector of the transistor Q4) in FIG. Waveform at the connected node), the output terminal C of the level converter 13 (or the node connected to the base of the transistor Q11) and the output terminal D of the comparator 14 (or the node connected to the collector of the transistor Q11). Shows.

제3(a)(b)(c)(d)도를 참조하여 본 발명에 의한 신호검출회로의 동작특성을 설명하면 다음과 같다. 제1차동증폭기(11)의 반전단으로 입력되는 제2차동증폭기(12)의 출력은 양의 레벨을 가지는 기준전압 VREF가 된다. 여기서 VREF는 전술한 바와 같이 가변직류전원으로 동작함에 의해, 예컨대 입력신호가 공정이나 온도 등에 의해 변동되어도 마찬가지로 VREF도 같이 변동됨에 의해 입력신호의 변동에 따른 검출신호의 불안정을 해소하게 된다. 따라서, 제1차동증폭기(11)에서는 상기 제2차동증폭기(I2)에서 반전단으로 입력되는 양의 기준전압에 의해 안정한 바이어스를 유지하게 되어, 입력전압 Vi(제3(a)도 참조)에 대한 양의 전압만을 출력한다(제3(b)도 참조). 여기서, 상기 제1차동증폭기(11)의 출력전압과 제2차동증폭기(12)의 출력전압의 레벨은 동일하기 때문에, 비교기(14)를 통하여 검출하고자 하는 신호의 크기를 설정하기 위하여, 상기 제2차동증폭기(12)의 출력은 비교기(14)의 비반전단으로 직접 인가되고 상기 제2차동증폭기(11)의 출력은 레벨변환기(13)으로 인가된다. 레벨변환기(13)에서는 입력된 제1차동증폭기(11)의 출력이 트랜지스터 Q12의 베이스-에미터간전압과 저항 R2를 통하여 강하된 다음(제3(c)도 참도). 비교기(14)의 비반전단으로 공급한다. 그러면, 비교기(14)에서는 레벨이 변환된 제3(c)도의 파형과 제2차동증폭기(12)의 출력파형인 기준전압파형을 비교하여 제3(d)도와 같은 레벨을 가지는 신호를 검출하게 되다. 즉, 상기 레벨변환기(13)는 검출하고자 하는 신호의 크기를 설정하는 수단이 되며, 상기 제2차동증폭기(12)는 입력전압의 직류변동성분을 상쇄시키기 위한 수단이 됨을 알 수 있다.Referring to the third (a) (b) (c) (d) the operation characteristics of the signal detection circuit according to the present invention will be described as follows. The output of the second differential amplifier 12 input to the inverting end of the first differential amplifier 11 becomes the reference voltage VREF having a positive level. As described above, the VREF operates by a variable DC power supply. For example, even if the input signal is changed by a process or a temperature, the VREF is also changed by the same, thereby eliminating the instability of the detection signal caused by the change of the input signal. Therefore, in the first differential amplifier 11, a stable bias is maintained by a positive reference voltage input from the second differential amplifier I2 to the inverting stage, and thus the input voltage Vi (see also third (a)) is applied. Output only a positive voltage (see also third (b)). Here, since the level of the output voltage of the first differential amplifier 11 and the output voltage of the second differential amplifier 12 are the same, in order to set the magnitude of the signal to be detected through the comparator 14, The output of the secondary amplifier 12 is applied directly to the non-inverting end of the comparator 14 and the output of the second differential amplifier 11 is applied to the level converter 13. In the level converter 13, the input of the inputted first differential amplifier 11 is dropped through the base-emitter voltage of the transistor Q12 and the resistor R2 (the third (c) is also true). The non-inverting end of the comparator 14 is supplied. Then, the comparator 14 compares the waveform of FIG. 3 (c) whose level is converted with the reference voltage waveform which is the output waveform of the second differential amplifier 12 to detect a signal having the same level as that of FIG. become. In other words, the level converter 13 is a means for setting the size of the signal to be detected, it can be seen that the second differential amplifier 12 is a means for canceling the DC variable of the input voltage.

따라서 제3도에서 도시된 회로구성이 굳이 아니더라도 본 발명의 목적을 달성할 수 있는 다른 실시예가 이루어질 수 있음이 본 발명의 기술분야에서 통상의 지식을 가진자에게는 가능할 것이다.Therefore, it will be possible to those skilled in the art that other embodiments that can achieve the object of the present invention can be made even if the circuit configuration shown in FIG.

상술한 바와 같이, 본 발명은 레코딩 장치등에 있어서 어떠한 입력신호가 들어오더라도 이 신호에 포함된 불안정한 직류성분을 제거함으로써, 안정된 검출신호를 얻을 수 있는 효과가 있다.As described above, the present invention has an effect that a stable detection signal can be obtained by removing an unstable direct current component included in the signal even when an input signal is input to a recording device or the like.

Claims (1)

레코딩 장치에 내장된 신호검출회로에 있어서, 소정의 입력신호와 상기 입력신호의 크기를 비교하기 위한 기준신호를 각각 입력하는 제1차동증폭기와, 가변직류전원의 출력신호를 입력하고 이 입력레벨에 응답하여 상기 기준신호를 출력하는 제2차동증폭기와, 상기 제1차동증폭기의 출력신호를 입력하고 이 입력레벨을 변이시키는 레벨변환기와, 상기 제2차동증폭기와 레벨변환기의 각 출력신호를 입력하고 이를 비교하여 출력하는 비교기를 구비함을 특징으로 하는 신호검출회로.A signal detection circuit built in a recording apparatus, comprising: a first differential amplifier for inputting a predetermined input signal and a reference signal for comparing the magnitude of the input signal, and an output signal of a variable DC power supply and input to this input level; A second differential amplifier for outputting the reference signal in response, a level converter for inputting an output signal of the first differential amplifier and varying the input level, and a respective output signal of the second differential amplifier and the level converter; And a comparator for comparing and outputting the comparator.
KR1019910023339A 1991-12-18 1991-12-18 Signal detecting circuit of recording apparatus KR940006892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023339A KR940006892B1 (en) 1991-12-18 1991-12-18 Signal detecting circuit of recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023339A KR940006892B1 (en) 1991-12-18 1991-12-18 Signal detecting circuit of recording apparatus

Publications (2)

Publication Number Publication Date
KR930014500A KR930014500A (en) 1993-07-23
KR940006892B1 true KR940006892B1 (en) 1994-07-28

Family

ID=19325111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023339A KR940006892B1 (en) 1991-12-18 1991-12-18 Signal detecting circuit of recording apparatus

Country Status (1)

Country Link
KR (1) KR940006892B1 (en)

Also Published As

Publication number Publication date
KR930014500A (en) 1993-07-23

Similar Documents

Publication Publication Date Title
EP0774178B1 (en) Detection circuit with hysteresis proportional to the peak input voltage
US4560920A (en) Voltage to current converting circuit
JPH01161910A (en) Voltage control oscillator
EP0142081A2 (en) Signal processing circuit
KR900008520B1 (en) Balanced transformless amplifier circuit
KR940006892B1 (en) Signal detecting circuit of recording apparatus
US4602172A (en) High input impedance circuit
EP0126427B1 (en) Level detector for use with a differential amplifier circuit
KR910019330A (en) Hysteresis Comparator
US6232756B1 (en) Band gap reference circuit
US4945314A (en) Amplifier arrangement with saturation detection
US5155429A (en) Threshold voltage generating circuit
EP0420128A2 (en) Detection circuit for amplitude modulated signals
US4004161A (en) Rectifying circuits
CA1301862C (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
JPH0429027B2 (en)
JPS6374304A (en) Compensating method for offset or drift or the like in optical receiving circuit
JP4299785B2 (en) Method and apparatus for detecting the amplitude of a signal
JP3406468B2 (en) Constant voltage generator
KR930007290B1 (en) Output stort detection circuit
KR940004785B1 (en) Precharge circuit having non-overshoot
SU1156031A1 (en) D.c.voltage stabilizer
KR100415536B1 (en) Low voltage detect circuit
JPS61156915A (en) Threshold value switching circuit
EP0448729A1 (en) Tune detecting circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee