JPH0429027B2 - - Google Patents

Info

Publication number
JPH0429027B2
JPH0429027B2 JP55181987A JP18198780A JPH0429027B2 JP H0429027 B2 JPH0429027 B2 JP H0429027B2 JP 55181987 A JP55181987 A JP 55181987A JP 18198780 A JP18198780 A JP 18198780A JP H0429027 B2 JPH0429027 B2 JP H0429027B2
Authority
JP
Japan
Prior art keywords
transistor
current
emitter
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55181987A
Other languages
Japanese (ja)
Other versions
JPS57106871A (en
Inventor
Kunio Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18198780A priority Critical patent/JPS57106871A/en
Publication of JPS57106871A publication Critical patent/JPS57106871A/en
Publication of JPH0429027B2 publication Critical patent/JPH0429027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145Indicating the presence of current or voltage
    • G01R19/15Indicating the presence of current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電流検出回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a current detection circuit.

[従来の技術] 従来より、電流検出用抵抗の両端の電圧をトラ
ンジスタのベース、エミツタ間に印加し、トラン
ジスタのベース、エミツタ間電圧(しきい値電
圧)VBEを利用した電流検出回路が提案されてい
る。
[Prior art] Conventionally, a current detection circuit has been proposed that applies the voltage across a current detection resistor between the base and emitter of a transistor and uses the voltage (threshold voltage) V BE between the base and emitter of the transistor. has been done.

[発明が解決しようとする課題] このような電流検出回路では、トランジスタの
ベース、エミツタ間電圧VBEの温度依存性のため
に、温度変化により検出電流が変化するという欠
点がある。また、電流検出用抵抗における電圧降
下が約0.7ボルトにならないと、検出信号が得ら
れないため、電圧損失が大きく低電圧回路では使
用できないという欠点がある。
[Problems to be Solved by the Invention] Such a current detection circuit has a drawback in that the detected current changes due to temperature changes due to the temperature dependence of the transistor base-emitter voltage V BE . Furthermore, since a detection signal cannot be obtained unless the voltage drop across the current detection resistor reaches approximately 0.7 volts, there is a drawback that the voltage loss is large and it cannot be used in low voltage circuits.

この発明の目的は、検出電流精度の向上を図る
とともに、電圧損失を低減した電流検出回路を提
供することにある。
An object of the present invention is to provide a current detection circuit that improves detection current accuracy and reduces voltage loss.

[課題を解決するための手段] この発明の基本的特徴によれば、電流検出トラ
ンジスタのベース、エミツタ間に、ベース、コレ
クタ間に抵抗が設けられたトランジスタのエミツ
タ、コレクタ間電圧と電流検出用抵抗における電
圧との和の電圧が印加されるとともに、両トラン
ジスタのエミツタ電流密度が等しく設定される。
[Means for Solving the Problems] According to the basic feature of the present invention, a resistor is provided between the base and the emitter of the current detection transistor, and between the base and the collector. A voltage equal to the voltage across the resistor is applied, and the emitter current densities of both transistors are set equal.

[実施例] 以下、この発明を実施例とともに詳細に説明す
る。
[Examples] Hereinafter, the present invention will be described in detail along with Examples.

第1図は、この発明の一実施例を示す基本的回
路図である。
FIG. 1 is a basic circuit diagram showing one embodiment of the present invention.

検出すべき電流Iの電流路T1,T2間に電流−
電圧変換のための抵抗R101が設けられる。この抵
抗R101の一方の端子T2にエミツタが接続された
トランジスタQ15のベース、コレクタ間には抵抗
R18が設けられる。そして、抵抗R18とトランジ
スタQ15のベースとの接続点には、バイアス用の
定電流回路I2が設けられる。
A current - between the current path T 1 and T 2 of the current I to be detected
A resistor R 101 is provided for voltage conversion. A resistor is connected between the base and collector of a transistor Q15 whose emitter is connected to one terminal T2 of this resistor R101 .
R18 is provided. A bias constant current circuit I2 is provided at the connection point between the resistor R18 and the base of the transistor Q15 .

一方、抵抗R101の他方の端子T1は、トランジ
スタQ16のエミツタに接続される。このトランジ
スタQ16のベースは、トランジスタQ15のコレク
タと抵抗R18の接続点に接続される。これによ
り、トランジスタQ16のエミツタ、ベース間に
は、抵抗R101における電圧とトランジスタQ15
エミツタ、コレクタ間電圧との和の電圧が印加さ
れる。
On the other hand, the other terminal T 1 of the resistor R 101 is connected to the emitter of the transistor Q 16 . The base of this transistor Q 16 is connected to the connection point between the collector of transistor Q 15 and resistor R 18 . As a result, a voltage equal to the sum of the voltage at the resistor R101 and the voltage between the emitter and collector of the transistor Q15 is applied between the emitter and the base of the transistor Q16.

上記トランジスタQ15のエミツタ、コレクタ間
電圧は、言い換えれば、トランジスタQ15のベー
ス、エミツタ間電圧VBEQ15から抵抗R18における
電圧降下分(R18×I2)を差し引いた定電圧とな
る。
In other words, the emitter-collector voltage of the transistor Q 15 is a constant voltage obtained by subtracting the voltage drop (R 18 ×I 2 ) in the resistor R 18 from the base-emitter voltage V BEQ15 of the transistor Q 15 .

また、トランジスタQ16のコレクタには、定電
流回路I1が設けられ、トランジスタQ16のコレク
タ電流と定電流I1との差の電流が出力信号OUT
として出力される。
Further, a constant current circuit I1 is provided at the collector of the transistor Q16 , and the current difference between the collector current of the transistor Q16 and the constant current I1 is output as an output signal OUT.
is output as

上記トランジスタQ15,Q16のエミツタ電流密
度が略等しくなるように、トランジスタQ15
Q16のエミツタ面積に対して、上記定電流I1,I2
の電流値が設定される。例えば、トランジスタ
Q15,Q16のエミツタ面積を同一とした場合には、
電流I1とI2とは等しく設定される。
The transistors Q 15 and Q 16 are arranged so that the emitter current densities of the transistors Q 15 and Q 16 are approximately equal.
For the emitter area of Q 16 , the above constant currents I 1 and I 2
The current value is set. For example, transistor
When the emitter areas of Q 15 and Q 16 are the same,
Currents I 1 and I 2 are set equal.

トランジスタQ16がオンする条件は、次式(1)に
より求められる。
The conditions for turning on the transistor Q16 are determined by the following equation (1).

VBEQ16IR101+VBEQ15−I2R18 …(1) ここで、トランジスタQ16,Q15のエミツタ電
流密度が等しく設定されていることにより、ま
た、電流I1,I2が等しく設定されていることによ
り、トランジスタQ16がオンした状態では、
VBEQ16とVBEQ15が等しくなるため、上式(1)から
VBEQ16とVBEQ15を完全に除去することができ、次
式(2)のように変形することができる。
V BEQ16 IR 101 +V BEQ15 −I 2 R 18 …(1) Here, since the emitter current densities of transistors Q 16 and Q 15 are set equal, the currents I 1 and I 2 are also set equal. Due to this, when transistor Q16 is on,
Since V BEQ16 and V BEQ15 are equal, from equation (1) above,
V BEQ16 and V BEQ15 can be completely removed and transformed as shown in the following equation (2).

IR18/R101 ……(2) すなわち、I<R18/R101I2の下では、トランジス タQ16がオフして、コレクタ電流が流れないため
出力OUTには定電流I1の吸い込み電流が得られ
る。
IR18/R101...(2) That is, under I<R18/R101I2, the transistor Q16 is turned off and no collector current flows, so that a constant current I1 is obtained at the output OUT.

一方、IR18/R101I2の下では、トランジスタ Q16がオンして、そのコレクタ電流が定電流I1
等しくなつたとき、出力端子OUTの電流が零と
なり、IR18/R101I2以上の電流が電流路T1,T2 間に流れることを検出できる。
On the other hand, under IR18/R101I2, when the transistor Q16 turns on and its collector current becomes equal to the constant current I1 , the current at the output terminal OUT becomes zero, and the current higher than IR18/R101I2 flows through the current path T. 1 and T2 can be detected.

上記条件式から明らかなように、トランジスタ
Q16,Q15のベース、エミツタ間電圧が相殺され
ることの結果、トランジスタの温度依存性に影響
されて検出すべき電流値がバラツクということが
なくなり、従つて温度補償されることとなる。ま
た、トランジスタQ15,Q16を同一のシリコンチ
ツプに形成することにより、そのベース、エミツ
タ間電圧VBEの製造上のバラツキに対して検出す
べき電流値が影響されることもない。このことに
より、高精度の電流検出を行なうことができる。
As is clear from the above conditional expression, the transistor
As a result of the voltages between the bases and emitters of Q 16 and Q 15 being canceled out, the current value to be detected will not vary due to the influence of the temperature dependence of the transistors, and therefore temperature compensation will be achieved. Furthermore, by forming the transistors Q 15 and Q 16 on the same silicon chip, the current value to be detected is not affected by manufacturing variations in the base-emitter voltage V BE . This allows highly accurate current detection.

また、抵抗R101における必要最小の電圧降下
は、抵抗R18における電圧降下R18×I2で設定で
き、トランジスタQ16のベース、エミツタ間電圧
VBEQ16以下の小さな電圧値となる。したがつて、
電流路における電圧損失も小さくできるし、その
用途の拡大を図ることができる。
Also, the minimum required voltage drop across resistor R 101 can be set by voltage drop R 18 × I 2 across resistor R 18 , and the voltage between the base and emitter of transistor Q 16
This is a small voltage value below V BEQ16 . Therefore,
Voltage loss in the current path can also be reduced, and its uses can be expanded.

第2図は、この発明をモータ駆動回路に応用し
た場合の一実施例の回路図である。
FIG. 2 is a circuit diagram of an embodiment in which the present invention is applied to a motor drive circuit.

このモータ駆動回路は、特に限定されないが、
カセツト式テープレコーダに用いられる。
Although this motor drive circuit is not particularly limited,
Used in cassette tape recorders.

第2図において、点線で囲まれた部分の回路素
子は、周知の半導体製造方法によつて1個のシリ
コンチツプに形成される。また、丸で囲まれた数
字は端子番号である。
In FIG. 2, circuit elements surrounded by dotted lines are formed on one silicon chip by a well-known semiconductor manufacturing method. Furthermore, the numbers surrounded by circles are terminal numbers.

この実施例回路は、大きく分けると、ボルテー
ジフオロワ回路としてのエミツタフオロワ電流増
幅回路と、サージ保護回路と、バイアス回路及び
この発明にかかる電流検出回路を用いた電流制限
回路とにより構成される。
This embodiment circuit is broadly divided into an emitter follower current amplifying circuit as a voltage follower circuit, a surge protection circuit, a bias circuit, and a current limiting circuit using the current detection circuit according to the present invention.

エミツタフオロワ回路は、ダーリントン形態の
駆動トランジスタQ11、出力トランジスタQ12と、
その入出力であるトランジスタQ11のベースとト
ランジスタQ12のエミツタ間に設けられたバイア
ス回路とにより構成される。このバイアス回路
は、次の各素子により構成される。すなわち、ベ
ース、エミツタ間に抵抗R14が設けられ、ベー
ス、コレクタ間にダイオード(ダイオード形態の
トランジスタを含む)Q14が設けられたトランジ
スタQ13におけるベース、コレクタ間電圧がバイ
アス電圧として、トランジスタQ7,Q8のベース、
エミツタを通して、上記トランジスタQ11,Q12
のベース、エミツタ間に印加される。トランジス
タQ13のコレクタには、定電流トランジスタQ6
ら、上記バイアス電圧を形成するためのバイアス
電流が供給されている。
The emitter follower circuit includes a Darlington type drive transistor Q 11 , an output transistor Q 12 ,
It is constituted by a bias circuit provided between the base of transistor Q11 and the emitter of transistor Q12 , which are input and output. This bias circuit is composed of the following elements. In other words, the voltage between the base and the collector of the transistor Q 13 , which has a resistor R 14 between the base and the emitter and a diode (including a diode-type transistor) Q 14 between the base and the collector, is used as a bias voltage. 7 , Q 8 base,
Through the emitters, the above transistors Q 11 , Q 12
The voltage is applied between the base and emitter. A bias current for forming the above bias voltage is supplied to the collector of the transistor Q13 from a constant current transistor Q6 .

なお、このエミツタフオロワ回路には、負荷に
対する電流引き抜き回路として、言い換えれば、
出力の低インピーダンス化のために、出力トラン
ジスQ12にカスケード接続されたトランジスタ
Q10が設けられる。このトランジスタQ10のベー
スには、バイアス回路を構成するトランジスタ
Q8のコレクタ分圧電流で駆動される反転トラン
ジスタQ9のコレクタ電流が入力される。これに
より、出力トランジスタQ12に対してトランジス
タQ10を相補的に動作させることができる。
In addition, this emitter follower circuit functions as a current extraction circuit for the load, in other words,
Transistor cascaded to output transistor Q 12 for low output impedance
Q 10 will be established. At the base of this transistor Q10 is a transistor that constitutes a bias circuit.
The collector current of the inverting transistor Q9 , which is driven by the collector voltage division current of Q8 , is input. This allows transistor Q10 to operate complementary to output transistor Q12 .

一方、抵抗R3とツエナーダイオードZDで形成
された定電流がベースに印加され、エミツタに抵
抗R1,R2で分圧された電源電圧VCCが印加された
トランジスタQ1は、サージ電圧検出トランジス
タである。このトランジスタQ1のコレクタには
抵抗R4が設けられ、そのサージ検出電圧で制御
されるサージ保護トランジスタQ17,Q19のオン
動作により、駆動トランジスタQ11、出力トラン
ジスタQ12が強制的にオフさせられる。
On the other hand, transistor Q 1 has a constant current formed by resistor R 3 and Zener diode ZD applied to its base, and a power supply voltage V CC divided by resistors R 1 and R 2 applied to its emitter. It is a transistor. A resistor R4 is provided at the collector of this transistor Q1 , and the on operation of the surge protection transistors Q17 and Q19 controlled by the surge detection voltage forces the drive transistor Q11 and the output transistor Q12 to turn off. I am made to do so.

また、次に説明する電流制限回路のバイアス電
流を形成する定電流源回路のトランジスタQ2
サージ検出電圧で同様に制限されるサージ保護ト
ランジスタQ18のオン動作により強制的にオフさ
せられる。
Furthermore, the transistor Q2 of the constant current source circuit that forms the bias current of the current limiting circuit, which will be described next, is also forcibly turned off by the on operation of the surge protection transistor Q18 , which is similarly limited by the surge detection voltage.

出力トランジスタQ12のコレクタは、4番端子
に接続される。そして、4番端子と電源電圧VCC
が供給される5番端子との間に電流検出用抵抗
R101が外付け部品として接続されている。
The collector of the output transistor Q12 is connected to the No. 4 terminal. Then, terminal 4 and power supply voltage V CC
Connect a current detection resistor between the 5th terminal and the
R 101 is connected as an external component.

この4番端子と5番端子に前記説明したような
電流検出回路を構成するトランジスタQ15,Q16
及び抵抗R18が設けられる。トランジスタQ20は、
トランジスタQ15へのバイアス電流を流すための
定電流I2を形成する。また、トランジスタQ3は、
前記定電流I1を形成するものである。
Transistors Q 15 and Q 16 configuring the current detection circuit as described above are connected to the 4th and 5th terminals.
and a resistor R18 . Transistor Q 20
A constant current I2 is formed to flow a bias current to the transistor Q15 . Also, transistor Q3 is
It forms the constant current I1 .

これらの定電流I1,I2は、上記ツエナーダイオ
ードZDで形成された定電圧に基づいて形成され
る。すなわち、上記ツエナー定電圧がベースに印
加されたトランジスタQ22のエミツタに、抵抗R5
とダイオード形態のトランジスタQ2及びエミツ
タ抵抗R6とにより定電圧を形成し、上記定電流
トランジスタQ3,Q20のベースに印加するもので
ある。そして、上記定電流トランジスタQ2のコ
レクタから得られる定電流I1は、電流ミラー回路
を構成するトランジスタQ4,Q5を介して、駆動
トランジスタQ11へのベース駆動電流としても用
いられる。なお、上記トランジスタQ4とともに、
定電流トランジスタQ6も電流ミラー回路を構成
し、バイアス回路への定電流が形成される。
These constant currents I 1 and I 2 are formed based on the constant voltage formed by the Zener diode ZD. That is, a resistor R 5 is connected to the emitter of the transistor Q 22 to which the Zener constant voltage is applied to the base.
A constant voltage is formed by a diode-type transistor Q 2 and an emitter resistor R 6 , and is applied to the bases of the constant current transistors Q 3 and Q 20 . The constant current I 1 obtained from the collector of the constant current transistor Q 2 is also used as a base drive current to the drive transistor Q 11 via transistors Q 4 and Q 5 forming a current mirror circuit. In addition, along with the above transistor Q4 ,
Constant current transistor Q6 also constitutes a current mirror circuit, forming a constant current to the bias circuit.

なお、この実施例にける電流検出回路には、後
述する電流制限動作時の発振を防止するためにト
ランジスタQ16のベースには、ローパスフイルタ
を構成する抵抗R20とコンデンサC2が設けられて
いる。トランジスタQ16のベースだけ抵抗R20
挿入したのでは、前記電流検出動作に影響を及ぼ
すので、同様な抵抗値の抵抗R19をトランジスタ
Q16のベースに挿入して、ベース電流に電圧降下
を両トランジスタQ15,Q16間で等しくするもの
である。
In addition, in the current detection circuit in this embodiment, a resistor R 20 and a capacitor C 2 constituting a low-pass filter are provided at the base of the transistor Q 16 to prevent oscillation during current limiting operation, which will be described later. There is. Inserting resistor R20 only at the base of transistor Q16 will affect the current detection operation, so inserting resistor R19 with a similar resistance value into the transistor
It is inserted into the base of Q 16 to equalize the voltage drop in the base current between both transistors Q 15 and Q 16 .

この実施例回路の動作は、次に説明で理解され
よう。
The operation of this example circuit will be understood in the following description.

2番端子から印加された入力電圧VINは、トラ
ンジスタQ7のエミツタ、ベースを通して駆動ト
ランジスタQ11のベースに伝えられる。したがつ
て、出力トランジスタQ12のエミツタに接続され
た1番端子から得られる出力電圧VOUTは、VIN
VBEQ12の電圧となり、負荷である直流モータを駆
動する。このモータの回転数は、電圧変換されて
入力側に帰還され、所定の回転数を得、電圧VIN
が形成される(図示せず)。
The input voltage V IN applied from the second terminal is transmitted to the base of the drive transistor Q 11 through the emitter and base of the transistor Q 7 . Therefore, the output voltage V OUT obtained from the No. 1 terminal connected to the emitter of the output transistor Q 12 is V IN
The voltage becomes V BEQ12 and drives the DC motor that is the load. The rotational speed of this motor is converted into a voltage and fed back to the input side to obtain a predetermined rotational speed, and the voltage V IN
is formed (not shown).

この直流モータへの電流が許容値内である場合
には、トランジスタQ16がオフしているので、駆
動トランジスタQ11、及びバイアス回路のトラン
ジスタQ12のコレクタには、上記定電流I1が供給
されている。
When the current to the DC motor is within the allowable value, the transistor Q 16 is off, so the constant current I 1 is supplied to the collector of the drive transistor Q 11 and the transistor Q 12 of the bias circuit. has been done.

そして、出力トランジスタQ12を通して直流モ
ータに過大電流が流れると、トランジスタQ16
オンして、定電流I1を形成するトランジスタQ3
電流を供給するため、相対的に電流ミラー回路を
介して駆動トランジスタQ11及びバイアス回路へ
の電流が減少して、トランジスタQ12に流れる電
流を制限することができる。これにより、出力ト
ランジスタQ12及びモーターの破損を防止するこ
とができる。
When an excessive current flows to the DC motor through the output transistor Q 12 , the transistor Q 16 turns on and supplies current to the transistor Q 3 which forms a constant current I 1 . The current to drive transistor Q 11 and the bias circuit can be reduced to limit the current flowing to transistor Q 12 . This can prevent damage to the output transistor Q12 and the motor.

この実施例のように、電流検出回路を構成する
トランジスタQ15,Q16及び抵抗R18と定電流I1
I2を形成する回路を同一のシリコンチツプに形成
した場合には、トランジスタQ15,Q16の特性が
そろつたものが形成できることの他、抵抗R18
おける電圧降下は精度良く形成できる抵抗R5
R6,RL,R11及びR18における抵抗比で決定され
るため、素子のバラツキの影響を受けることな
く、高精度の電流検出を行うことができる。
As in this embodiment, the transistors Q 15 , Q 16 and the resistor R 18 and the constant current I 1 , which constitute the current detection circuit,
When the circuit forming I 2 is formed on the same silicon chip, not only can transistors Q 15 and Q 16 with the same characteristics be formed, but also the voltage drop across resistor R 18 can be reduced by resistor R 5 which can be formed with high precision. ,
Since it is determined by the resistance ratios of R 6 , R L , R 11 and R 18 , highly accurate current detection can be performed without being affected by variations in elements.

すなわち、トランジスタQ16がオンする電圧は
抵抗R18と抵抗R101との電圧降下が等しくなつた
ときであるからである。
That is, the voltage at which the transistor Q16 turns on is when the voltage drops across the resistor R18 and the resistor R101 become equal.

第3図には、この発明の他の一実施例を示す回
路図が示されている。
FIG. 3 shows a circuit diagram showing another embodiment of the present invention.

この実施例では、エミツタフオロワ出力トラン
ジスタQ12エミツタ側に電流検出用抵抗R101が設
けられる。したがつて、電流検出回路を構成する
トランジスタQ15′,Q16′は、前記実施例と異なり
npnトランジスタが用いられ、バイアス電流I1′,
I2′も押し出し定電流に置き換えられている。
In this embodiment, a current detection resistor R101 is provided on the emitter side of the emitter follower output transistor Q12 . Therefore, transistors Q 15 ′ and Q 16 ′ forming the current detection circuit are different from those in the previous embodiment.
An npn transistor is used, and the bias current I 1 ′,
I 2 ′ is also replaced by a constant pushing current.

また、電流検出トランジスタQ16′は、出力トラ
ンジスタQ12のベース、エミツタ間に挿入され、
出力トランジスタQ12のベース電流を直接制限す
るものとされている。そして、トランジスタ
Q16′がオン動作時における発振防止の為の抵抗
R20、コンデンサC2と、補償抵抗R19が前記同様
に設けられている。
In addition, a current detection transistor Q16 ' is inserted between the base and emitter of the output transistor Q12 ,
It is supposed to directly limit the base current of the output transistor Q12 . And the transistor
Q 16 ′ is a resistor to prevent oscillation when it is on.
R 20 , capacitor C 2 and compensation resistor R 19 are provided as before.

また、出力トランジスタQ12のベースには、増
幅トランジスタQ21と、そのコレクタに設けられ
上記バイアス電流源I1′としても作用する定電流
負荷とで構成された電圧増幅信号が印加される。
Furthermore, a voltage amplification signal is applied to the base of the output transistor Q 12 , which is composed of an amplification transistor Q 21 and a constant current load provided at its collector and also serving as the bias current source I 1 '.

この回路の動作は、トランジスタQ12のエミツ
タ電流が所定の電流値以上になるとトランジスタ
Q16′がオンして、トランジスタQ12へのベース電
流を制限することにより、前記同様な保護動作を
行うものである。
The operation of this circuit is such that when the emitter current of transistor Q12 exceeds a predetermined current value, the transistor
By turning on Q 16 ' and limiting the base current to transistor Q 12 , the same protection operation as described above is performed.

上記出力トランジスタQ12に対してカスケード
接続され、出力トランジスタQ12に対して出力中
点電圧で切り換えられる出力トランジスタを追加
すれば、この実施例回路はB級プツシユプル出力
回路に変形することができる。
By adding an output transistor connected in cascade to the output transistor Q12 and switched by the output midpoint voltage to the output transistor Q12 , this embodiment circuit can be transformed into a class B push-pull output circuit.

この発明は、電流検出回路として、各種電流制
限回路等に広く利用できるものである。
The present invention can be widely used as a current detection circuit in various current limiting circuits and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例を示す基本的回
路図、第2図、第3図は、それぞれこの発明の一
実施例を示す具体的回路図である。
FIG. 1 is a basic circuit diagram showing one embodiment of the invention, and FIGS. 2 and 3 are specific circuit diagrams showing one embodiment of the invention.

Claims (1)

【特許請求の範囲】 1 検出すべき電流の経路に設けられた第1抵抗
R101と、上記第1抵抗R101における基準となる一
方の端子にエミツタが接続された第1トランジス
タQ15のベース、コレクタ間に設けられた上記第
1トランジスタQ15のコレクタ電流が流れる第2
抵抗R18と、上記第1トランジスタQ15のエミツ
タ、コレクタ間電圧と上記第1抵抗R101で発生し
た電圧の和の電圧がエミツタ、ベース間に印加さ
れた第2トランジスタQ16と、上記第2トランジ
スタQ16のコレクタに接続された第1定電流回路
I1と、上記第1トランジスタQ15のベースに接続
された第2定電流回路I2とを含み、上記第1トラ
ンジスタQ15、第2トランジスタQ16のエミツタ
電流密度を略等しくして上記第1、第2定電流回
路I1,I2の電流値を設定し、上記第2トランジス
タQ16のコレクタより検出信号を得るものとし、
上記第1、第2トランジスタQ15,Q16及び第1、
第2定電流回路I1,I2が同一のシリコンチツプに
形成されることを特徴とする電流検出回路。 2 上記第1トランジスタQ15、上記第2トラン
ジスタQ16のエミツタサイズを等しくし、かつ上
記第1定電流回路I1、上記第1定電流回路I2の電
流値を等しくしたことを特徴とする特許請求の範
囲第1項記載の電流検出回路。 3 検出すべき電流は、パワー出力トランジスタ
に流れる電流であり、検出信号は上記パワー出力
トランジスタの入力電流を制限するものであるこ
とを特徴とする特許請求の範囲第1項又は、第2
項記載の電流検出回路。
[Claims] 1. A first resistor provided in the path of the current to be detected.
R 101 and the second transistor Q 15 , which is provided between the base and collector of the first transistor Q 15 whose emitter is connected to one terminal serving as a reference in the first resistor R 101 , through which the collector current flows.
A voltage which is the sum of the voltage between the emitter and collector of the resistor R18 , the emitter and collector of the first transistor Q15 , and the voltage generated at the first resistor R101 is applied between the emitter and the base of the second transistor Q16 , and the voltage generated by the first resistor R101. The first constant current circuit connected to the collector of two transistors Q16
I 1 and a second constant current circuit I 2 connected to the base of the first transistor Q 15 , the emitter current density of the first transistor Q 15 and the second transistor Q 16 are made substantially equal to each other. 1. Set the current values of the second constant current circuits I1 and I2, and obtain a detection signal from the collector of the second transistor Q16 ,
The first and second transistors Q 15 , Q 16 and the first transistor,
A current detection circuit characterized in that the second constant current circuits I 1 and I 2 are formed on the same silicon chip. 2. A patent characterized in that the emitter sizes of the first transistor Q 15 and the second transistor Q 16 are made equal, and the current values of the first constant current circuit I 1 and the first constant current circuit I 2 are made equal. A current detection circuit according to claim 1. 3. The current to be detected is the current flowing through the power output transistor, and the detection signal limits the input current of the power output transistor.
Current detection circuit described in section.
JP18198780A 1980-12-24 1980-12-24 Current detecting circuit Granted JPS57106871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18198780A JPS57106871A (en) 1980-12-24 1980-12-24 Current detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18198780A JPS57106871A (en) 1980-12-24 1980-12-24 Current detecting circuit

Publications (2)

Publication Number Publication Date
JPS57106871A JPS57106871A (en) 1982-07-02
JPH0429027B2 true JPH0429027B2 (en) 1992-05-15

Family

ID=16110337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18198780A Granted JPS57106871A (en) 1980-12-24 1980-12-24 Current detecting circuit

Country Status (1)

Country Link
JP (1) JPS57106871A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144799U (en) * 1983-03-18 1984-09-27 テクトロニクス・インコ−ポレイテツド lamp control device
JPH01274858A (en) * 1988-04-25 1989-11-02 Tadahiro Yuki Separation by cyclone
JPH0225874U (en) * 1988-08-04 1990-02-20

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499548A (en) * 1977-10-21 1979-08-06 Plessey Handel Investment Ag Circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499548A (en) * 1977-10-21 1979-08-06 Plessey Handel Investment Ag Circuit device

Also Published As

Publication number Publication date
JPS57106871A (en) 1982-07-02

Similar Documents

Publication Publication Date Title
EP0400819B1 (en) Low bias, high slew rate operational amplifier
US4558287A (en) Signal processing circuit
JPS6210047B2 (en)
US5371476A (en) Amplifying circuit
JPH0429027B2 (en)
US5140181A (en) Reference voltage source circuit for a Darlington circuit
JP2546004B2 (en) Level conversion circuit
JPH09105763A (en) Comparator circuit
JP2644191B2 (en) Buffer amplifier
EP0261689B1 (en) Speed control system for dc motor
JP2621994B2 (en) Voltage controlled variable gain amplifier
JPH0145242B2 (en)
US5014019A (en) Amplifier circuit operable at low power source voltage
JP3406468B2 (en) Constant voltage generator
JP2557398B2 (en) Amplifier circuit
EP0508711A1 (en) Transistor direct-coupled amplifier
JPS6127927B2 (en)
JP3267897B2 (en) Gain control circuit
JP2563380B2 (en) Comparison circuit
JPS646583Y2 (en)
JP2623954B2 (en) Variable gain amplifier
JPS5834613A (en) Variable electronic impedance device
JP2809157B2 (en) Voltage-current conversion circuit
KR950003354B1 (en) Low offset amplifier
JPH0252884B2 (en)