KR940004785B1 - Precharge circuit having non-overshoot - Google Patents
Precharge circuit having non-overshoot Download PDFInfo
- Publication number
- KR940004785B1 KR940004785B1 KR1019910023336A KR910023336A KR940004785B1 KR 940004785 B1 KR940004785 B1 KR 940004785B1 KR 1019910023336 A KR1019910023336 A KR 1019910023336A KR 910023336 A KR910023336 A KR 910023336A KR 940004785 B1 KR940004785 B1 KR 940004785B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- differential amplifier
- voltage
- output
- charging
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
Abstract
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 발명에 따른 프리차아지회로의 블록도.2 is a block diagram of a precharge circuit according to the present invention.
제3도는 제2도의 구체회로도.3 is a concrete circuit diagram of FIG.
제4도는 본 발명에 따른 제2도의 동작파형도.4 is an operational waveform diagram of FIG. 2 according to the present invention;
본 발명은 증폭기에 관한 것으로, 특히 프리차아지기능을 가지는 증폭기에 관한 것이다.The present invention relates to an amplifier, and more particularly to an amplifier having a precharge function.
종래의 증폭기의 프리차아지회로가 제1도에 도시되어 있다. 제1도에 도시한 종래 증폭기 동작은, 초기 전류구동 및 Q3, Q4, D1, Q5의 전류전달 및 전압검출수단의 동작을 시키기 위한 Q6이 초기 캐패시터전압이 "0"인 상태에서 동작이 되면서 상기 캐패시터가 서서히 충전되기 시작하고, 이 충전되는 전압이 2VBE + VD이상이 되면 Q6이 턴오프되면서 완료된다.The precharge circuit of a conventional amplifier is shown in FIG. In the conventional amplifier operation shown in FIG. 1, Q6 for initial current drive and Q3, Q4, D1, Q5 operation and voltage detection means is operated while the initial capacitor voltage is "0". The capacitor begins to charge slowly, and when this charged voltage is above 2VBE + VD, Q6 turns off and completes.
이와 같은 종래의 회로에서는 충전되는 전압이 항상 다이오드의 배수전압이므로 이와 연관된 회로의 바이어스 전압도 항상 다이오드배수전압이어야만 되고, 또한 초기의 충전전압은 1개의 다이오드전압만큼 과충전이 되므로 오버슈트가 발생되며, 캐패시터에 신호가 다이오드전압이상으로 들어오면 전류스위치의 역할을 하는 트렌지스터 Q6가 턴온되어 회로의 정상동작을 막는 단점을 가지고 있다.In such a conventional circuit, since the voltage to be charged is always the drain voltage of the diode, the bias voltage of the circuit associated with it must also be the diode multiplier voltage, and since the initial charging voltage is overcharged by one diode voltage, an overshoot occurs. Transistor Q6, which acts as a current switch, turns on when a signal comes in over the diode voltage, which prevents the circuit from operating normally.
따라서 본 발명의 목적은 프리차아지중에 오버슈트가 발생되지 않도록 하는 장치를 제공함에 있다.It is therefore an object of the present invention to provide an apparatus for preventing overshoot during precharge.
상기 목적을 달성하기 위한 본 발명은, 집적화된 증폭기의 프리차아지회로에 있어서, 비반전단으로 입력되는 직류전압과 반전단으로 입력되는 캐패시터의 충전전압을 비교증폭하고 그 결과에 따라 서로 상보적으로 활성화되는 충전신호 또는 충전완료신호를 출력하며 제1전류원을 통하여 차동증폭동작에 필요한 기준전위에 연결되는 제1차동증폭기와, 활성화된 상기 충전신호에 응답하여 상기 캐패시터에 충전전류를 공급하는 제1전류전수단과 제2 및 제3전류원으로부터 각각 공급되는 전류에 의해 제1 및 제2전압을 출력하는 제1 및 제2전류전압변환수단과, 상기 제1 및 제2전압을 각각 반전단 및 비반전단에 입력하는 제2차동증폭기와, 활성화된 상기 충전완료신호에 응답하여 충전차단신호를 출력하는 제2전류전달수단과, 상기 충전차단신호에 응답하여 상기 제2차동증폭기의 비반전단입력을 기준전위로 연결함으로써 전류출력을 갖도록 제어하는 제1전류차단수단과, 상기 제1전류원의 동작을 제어하는 제2전류차단수단과, 상기 제2차동증폭기의 반전단입력과 기준전위 사이에 형성된 제3전류차단수단과, 상기 제2차동증폭기의 전류출력에 응답하여 상기 제2전류차단수단 및 제3전류차단수단을 제어함으로써 상기 제2차동증폭기의 반전단이 기준전위접속됨과 동시에 상기 제1전류원의 동작이 차단되도록 제어하는 제3전류전달수단으로 구성됨을 특징으로 한다.In order to achieve the above object, the present invention provides a precharge circuit of an integrated amplifier, which amplifies a DC voltage input to a non-inverting stage and a charging voltage of a capacitor input to an inverting stage and complementarily complements each other according to the result. A first differential amplifier which outputs an activated charging signal or a charging completion signal and is connected to a reference potential required for differential amplification operation through a first current source, and a first supplying charging current to the capacitor in response to the activated charging signal; First and second current voltage conversion means for outputting first and second voltages by current supplied from the current transfer means and currents supplied from the second and third current sources, and inverting and inverting the first and second voltages, respectively. A second differential amplifier input to the front end, a second current transmitting means for outputting a charging cutoff signal in response to the activated charging completion signal, and a response to the charging cutoff signal First current blocking means for controlling a current output by connecting a non-inverting input of the second differential amplifier to a reference potential, a second current blocking means for controlling the operation of the first current source, and the second differential amplifier. Inverting the second differential amplifier by controlling a third current blocking means formed between the inverting stage input and a reference potential of the second current blocking means and the second current blocking means in response to the current output of the second differential amplifier. The stage is characterized in that it comprises a third current transmission means for controlling the operation of the first current source is blocked at the same time the reference potential is connected.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 제2도를 참조하면, 본 발명의 회로는 2개의 차동증폭기(10)(20)와, 전류전달수단(30)(40)(50)과, 전류원(I1,I2,I3)과, 전류차단수단(60)(70)(80)과, 캐패시터(90) 및 전류/전압변환수단(91)(92)과 직류전압원(93)으로 구성된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Referring to FIG. 2, the circuit of the present invention includes two differential amplifiers 10, 20, current transfer means 30, 40, 50, current sources I1, I2, I3, and current cutoff. Means 60, 70, 80, a capacitor 90, current / voltage converting means 91, 92, and a DC voltage source 93;
제1차동증폭기(10)의 비반전입력에는 직류전압원(93)이 연결되어 충전되어야 할 전압이 설정된다. 제1차동증폭기(10)의 비반전출력에서는 제1전류전달수단(30)을 통하여 캐패시터(90)를 충전시키기 위한 충전신호가 출력되고, 상기 캐퍼시터(90)에서 충전된 전압은 제1차동증폭기(10)의 반전입력이 되며, 그에 따라 상기 제1차동증폭기(10)에 의하여 직류전압과 충전전압을 비교하게 된다. 이때, 비교에 소요되는 시간 tc는 CV/I에 의해 결정된다. 예를 들어, 제1노드(11)와 기준전위사이에 연결되어 상기 제1차동증폭기(10)의 동작을 인에이블 또는 디스에이블시키는 제1전류원(I1)의 전류가 100uA, 충전전압 V가 4.5V이고, 캐패시터(90)의 용량이 47uF이라면, 상기 비교시간은 2.115초가 된다. 제1차동증폭기(10)은 두 전압을 비교한 결과, 캐패시터(90)의 충전전압이 상기 직류전압보다 낮은 레벨일때에는 상기 비반전출력에서 활성화된 충전신호를 출력하여 캐패시터(90)가 충전되도록 하고, 충전전압이 상기 직류전압레벨로 충전이 완료되면 상기 제1차동증폭기(10)의 반전출력에서 활성화된 충전완료신호를 출력함과 동시에 비반전출력에서 출력되는 충전신호는 비활성화시킨다.A non-inverting input of the first differential amplifier 10 is connected to a DC voltage source 93 to set a voltage to be charged. In the non-inverting output of the first differential amplifier 10, a charging signal for charging the capacitor 90 is output through the first current transfer means 30, and the voltage charged in the capacitor 90 is the first differential amplifier. The inverting input of (10) is performed, and thus the first differential amplifier 10 compares the DC voltage with the charging voltage. At this time, the time tc required for the comparison is determined by CV / I. For example, the current of the first current source I1 connected between the first node 11 and the reference potential to enable or disable the operation of the first differential amplifier 10 is 100 uA, and the charging voltage V is 4.5. If V and the capacitance of the capacitor 90 is 47uF, the comparison time is 2.115 seconds. When the first differential amplifier 10 compares the two voltages, when the charging voltage of the capacitor 90 is lower than the DC voltage, the first differential amplifier 10 outputs a charging signal activated at the non-inverting output to charge the capacitor 90. When the charging voltage is completed at the DC voltage level, the charging completion signal activated at the inverting output of the first differential amplifier 10 is output, and the charging signal output from the non-inverting output is deactivated.
한편, 제2 및 제3전류원(I2)(I3)의 출력전류는 각각 제1 및 제2전류전압변환수단(91)(92)로 공급되고, 이것에 의하여 제2차동증폭기(20)의 비반전단 및 반전단에 입력전압이 각각 형성된다. 이때 상기 제2차동증폭기(20)의 반전입력전압은 비반전입력전압에 의해 다이오드전압정도 높게 설정되도록 하여 정상동작에서 제2차동증폭기(20)의 출력이 없도록 한다. 상기 제2차동증폭기(20)의 반전단은 제1전류차단수단(60)에 의해 전압경로의 제어를 받는다. 상기 제1전류차단수단(60)은 상기 제2차동증폭기(20)의 반전단에 접속된 제2노드(102)와 기준전위 사이에 연결되어 있으며, 상기 제2전류전달수단(40)을 통하여 공급되는 상기 제1차동증폭기(10)의 반전단출력에 의하여 제어된다. 상기 제1차동증폭기(10)에서 활성화된 충전완료신호가 출력될 때에 상기 제2전류전달수단(40)은 충전차단신호를 상기 제1전류차단수단(60)에 공급함으로써 상기 제2차동증폭기(20)의 비반적입력을 기준전위에 접속되도록 하며, 그 결과로 상기 제2차동증폭기(20)에서 출력단에서 전류출력을 갖게 된다.On the other hand, the output currents of the second and third current sources I2 and I3 are supplied to the first and second current voltage converting means 91 and 92, respectively, thereby causing the inversion of the second differential amplifier 20. Input voltages are formed at the front end and the inverting end, respectively. At this time, the inverting input voltage of the second differential amplifier 20 is set to a high diode voltage by the non-inverting input voltage so that there is no output of the second differential amplifier 20 in the normal operation. The inverting end of the second differential amplifier 20 is controlled by the voltage path by the first current blocking means 60. The first current blocking means 60 is connected between the second node 102 and the reference potential connected to the inverting end of the second differential amplifier 20, and through the second current transmitting means 40. It is controlled by the inverting stage output of the first differential amplifier 10 supplied. When the charge completion signal activated by the first differential amplifier 10 is outputted, the second current transfer means 40 supplies the charge interruption signal to the first current interruption means 60 so that the second differential amplifier ( The inverse input of 20) is connected to the reference potential, and as a result, the second differential amplifier 20 has a current output at the output terminal.
상기 제2차동증폭기(20)의 전류출력은 제3전류전달수단(50)을 통하여 제2 및 제3전류차단수단(70)(80)으로 공급되어 이들을 제어한다. 상기 제2전류차단수단(70)은 상기 제1차동증폭기(10)의 차동증폭동작시 필요한 기준전위를 제공하는 제1전류원(I1)을 제어하도록 구성되며, 상기 제2전류차단수단(80)은 상기 제2차동증폭기(20)의 반전단에 접속된 제2노드(102)와 기준전위사이에 연결되어 있다. 상기 제2차동증폭기(20)에서 전류출력이 있을 경우, 제2전류차단수단(80)은 제2차동증폭기(20)의 비반전입력을 기준전위에 연결하여 제2차동증폭기(20)가 전류출력을 유지하도록 래치시키는 동작을 갖고, 상기 전류차단수단(70)은 제1전류원(I1)의 동작을 차단시킴으로써 제1차동증폭기(10)의 차동증폭동작을 차단시키는 동작을 갖는다.The current output of the second differential amplifier 20 is supplied to the second and third current blocking means 70 and 80 through the third current transfer means 50 to control them. The second current blocking means 70 is configured to control a first current source I1 that provides a reference potential required for the differential amplification operation of the first differential amplifier 10, and the second current blocking means 80. Is connected between the second node 102 and the reference potential connected to the inverting end of the second differential amplifier 20. When there is a current output from the second differential amplifier 20, the second current blocking means 80 connects the non-inverting input of the second differential amplifier 20 to the reference potential so that the second differential amplifier 20 receives the current. A latch operation is performed to hold an output, and the current interrupting means 70 interrupts the operation of the first differential amplifier 10 by interrupting the operation of the first current source I1.
따라서, 설정된 충전레벨의 전압크기의 직류전압을 입력하는 제1차동증폭기(10)의 비교 및 충전신호출력에 의해 상기 캐패시터(90)가 미리 설정된 직류전압과 같은 레벨로 충전이 되며, 이를 감지하여 제2차동증폭기(20)가 전류출력을 갖게 되고, 상기 전류출력에 의해 제1차동증폭기(10)의 충전동작을 차단시킴과 동시에 상기 제2차동증폭기(20)의 출력동작이 래치되도록 함으로써 제1차동증폭기의 동작을 지속적으로 차단시키는 효과를 갖게 된다.Accordingly, the capacitor 90 is charged to the same level as the preset DC voltage by comparing the first differential amplifier 10 inputting the DC voltage of the voltage level of the set charging level and charging signal output. The second differential amplifier 20 has a current output, and the charging operation of the first differential amplifier 10 is interrupted by the current output and the output operation of the second differential amplifier 20 is latched. It has the effect of continuously blocking the operation of the primary amplifier.
이때 상기 캐패시터(90)에 충전되는 전압의 크기는 상기 직류전압단(930)의 크기를 가변함으로써 용이하게 가변된다.In this case, the magnitude of the voltage charged in the capacitor 90 is easily changed by varying the magnitude of the DC voltage terminal 930.
제3도에 도시된 상기 제2도의 구체회로도를 참조하면, 제1차동증폭기(10)는, 트랜지스터 Q5, Q6과 Q26의 전류소스로 구성되며, 제1전류전달수단(30)은 트랜지스터 Q1, Q3, Q24 및 Q25로 구성되며, 트랜지스터 Q5의 컬렉터전류가 제1차동증폭기(10)의 출력이 된다. 제2전류전달수단(40)은 제1차동증폭기(10)의 반전출력수단인 트랜지스터 Q9, Q10에 의해 결합되며, 최종적으로 트랜지스터 Q10이 그 역할을 한다. 이 전류는 제2차동증폭기(20)의 입력의 근원인 트랜지스터 Q12의 모든 전류량을 다 소비하게 되어 전압입력을 차단시키는 역할을 한다. 제2차동증폭기(20)의 구성은 트랜지스터 Q15, Q16과 전류원인 Q17로 구성되며, 초기전압입력수단은 전류소스 Q12, Q13이 되고, 이들 전류를 전압으로 변환하는 수단은 저항 R3, R4가 되며, 이들의 값은 제2차동증폭기(20)의 출력을 트랜지스터 Q15의 컬렉터에서 검출하는 경우에는 Ic×I2×R3<<Ic×I3×R4로 만들며, 트랜지스터 Q16의 컬렉터에서 검출하는 경우에는 상기 부등식의 좌변이 우변보다 크도록 된다. 본 실시예에서는 트랜지스터 Q16으로부터 출력을 검출하고, R3=20K, R4=15K로 구성하였으므로, 초기에는 Q15의 베이스가 Q16의 베이스전압보다 높아서 출력전류인 Q16의 컬렉터 전류는 "0"이 된다. 상기한 제1차동증폭기(10)의 출력의 전류수단인 제2전류전달수단(40)이 제2차동증폭기(20)의 입력전압차단수단의 제어전류원으로 작용하는데, 상기 제2전류전달수단(40)을 구성하는 트랜지스터 Q10, Q11과 전류미러를 구성하여 트랜지스터 Q12의 전류차단을 실시하여 전류전압변환수단으로의 전류유입을 차단함으로써 입력전압차단이 이루어진다. 즉, 실제적으로 전류차단을 향하는 것은 트랜지스터 Q11이 된다. 트랜지스터 Q11에 의하여 전류차단이 실시되며, 트랜지스터 Q16의 베이스전압이 상대적으로 트랜지스터 Q15의 베이스전압보다 높아져서 제2 및 제3전류차단수단(70)(80)를 구성하는 트랜지스터 Q20 및 Q21의 베이스에 Q16의 전류를 트랜지스터 Q14, Q19, Q22를 통하여 전달한다. 그러면, 제1차동증폭기(10)의 전류원인 트랜지스터 Q8, Q26을 턴오프시키고, 캐피시터(90)로의 충전 및 트랜지스터 Q1, Q24로의 전류전달을 중지시킨다. 또한 트랜지스터 Q21의 전류차단이 한번 동작되면, 제2차동증폭기(20)가 래치되어 본래의 목적에 부합된다. 이는 정상동작시에 본 회로의 동작을 금지시키는 역할을 한다.Referring to the specific circuit diagram of FIG. 2 shown in FIG. 3, the first differential amplifier 10 is composed of current sources of transistors Q5, Q6 and Q26, and the first current transfer means 30 comprises transistors Q1, Composed of Q3, Q24, and Q25, the collector current of transistor Q5 becomes the output of first differential amplifier 10. The second current transfer means 40 is coupled by transistors Q9 and Q10, which are inverting output means of the first differential amplifier 10, and finally the transistor Q10 plays a role. This current consumes all the current amount of the transistor Q12, which is the source of the input of the second differential amplifier 20, and serves to block the voltage input. The second differential amplifier 20 is composed of transistors Q15 and Q16 and a current source Q17, the initial voltage input means being current sources Q12 and Q13, and the means for converting these currents into voltages are resistors R3 and R4. These values make Ic × I2 × R3 << Ic × I3 × R4 when the output of the second differential amplifier 20 is detected by the collector of transistor Q15, and the above inequality when detected by the collector of transistor Q16. The left side of is larger than the right side. In this embodiment, the output is detected from the transistor Q16, and R3 = 20K and R4 = 15K. Therefore, the base of Q15 is higher than the base voltage of Q16 at first, and the collector current of Q16, which is the output current, becomes "0". The second current transfer means 40, which is a current means of the output of the first differential amplifier 10, serves as a control current source of the input voltage blocking means of the second differential amplifier 20, wherein the second current transfer means ( A current mirror is formed with the transistors Q10 and Q11 constituting 40) to cut off the current of the transistor Q12 to cut off the inflow of the current into the current voltage converting means. In other words, the transistor Q11 is actually directed toward the current cutoff. The current is cut off by the transistor Q11, and the base voltage of the transistor Q16 is relatively higher than the base voltage of the transistor Q15 so that Q16 is formed at the bases of the transistors Q20 and Q21 constituting the second and third current blocking means 70,80. Current is transferred through the transistors Q14, Q19 and Q22. Then, the transistors Q8 and Q26, which are the current sources of the first differential amplifier 10, are turned off, and the charge to the capacitor 90 and the current transfer to the transistors Q1 and Q24 are stopped. In addition, once the current blocking of the transistor Q21 is operated, the second differential amplifier 20 is latched to meet the original purpose. This serves to inhibit the operation of the circuit in normal operation.
제4도는 제2도의 동작파형도이다. 제4도를 참조하여 제2도의 동작을 상세히 살펴본다. 시간 t1에서, 초기상태에서 상기 제2차동증폭기(20)의 반전입력전압은 비반전입력전압에 비해 다이오드전압정도 높게 설정되어 제2차동증폭기(20)의 출력이 없으므로, 제2전류차단수단(70)의 동작하지 않게 되고, 그에 따라 제4b도에 도시한 바와같이 제1전류원(I1)이 동작하여 제1차동증폭기(10)의 비반전출력에서 활성화된 충전신호가 출력된다. 따라서, 제4c도에 도시된 바와같이, 캐패시터(90)의 충전동작이 개시된다. 충전동작시 제1차동증폭기(10)의 반전출력인 충전완료신호는 제4d도에 도시한 바와 같이 비활성화되어 기준전위를 유지하고, 제2차동증폭기(20)의 반전입력은 제4e도에 도시한 바와같이 제1전압을 유지하며, 그에따라 제2차동증폭기(20)의 출력은 제4f도에 도시한 바와 같이 기준레벨, 즉 출력이 없다.4 is an operational waveform diagram of FIG. The operation of FIG. 2 will be described in detail with reference to FIG. 4. At time t1, the inverting input voltage of the second differential amplifier 20 is set higher than the non-inverting input voltage in the initial state so that there is no output of the second differential amplifier 20, so that the second current blocking means ( 70, the first current source I1 is operated as shown in FIG. 4B, and the charging signal activated at the non-inverting output of the first differential amplifier 10 is output. Thus, as shown in FIG. 4C, the charging operation of the capacitor 90 is started. During the charging operation, the charging completion signal, which is the inverted output of the first differential amplifier 10, is inactivated as shown in FIG. 4d to maintain the reference potential, and the inverted input of the second differential amplifier 20 is shown in FIG. 4e. As described above, the first voltage is maintained, and accordingly, the output of the second differential amplifier 20 has no reference level, that is, no output, as shown in FIG.
캐피시터(90)의 충전동작이 완료되는 시간 t2에서, 제4d도에 도시한 바와 같이, 제1차동증폭기(10)의 반전출력인 충전완료신호가 펄스형태로 활성화되고, 그에 따라 전류전달수단(40)은 충전차단신호를 전류차단수단(60)에 공급한다. 그 결과로, 제2차동증폭기(20)에서는, 제4e도에 도시한 바와 같이 비반전입력이 기준전위로 설정되며, 전술한 동작에 따라 제4f도에 도시한 바와 같이 일정레벨의 전류출력을 갖음과 동시에, 전류차단수단(80)에 의해 그 출력을 계속 유지하도록 래치된다. 이때 전류차단수단(70)은 제4b도에 도시한 바와 같이 제1전류원(I1)의 구동을 차단함으로써 제1차동증폭기(10)의 동작을 비활성화시킨다.At a time t2 when the charging operation of the capacitor 90 is completed, as shown in FIG. 4D, the charging completion signal, which is an inverted output of the first differential amplifier 10, is activated in the form of a pulse, and accordingly the current transfer means ( 40 supplies a charge cutoff signal to the current cutoff means 60. As a result, in the second differential amplifier 20, as shown in Fig. 4e, the non-inverting input is set to the reference potential, and according to the above-described operation, the current output of a constant level is shown as shown in Fig. 4f. At the same time, it is latched by the current interruption means 80 to maintain its output. In this case, the current blocking means 70 deactivates the operation of the first differential amplifier 10 by blocking driving of the first current source I1 as shown in FIG. 4B.
상술한 바와 같이, 본 발명은, 종래의 방식이 과충전으로 인한 과도상태에서 오버슈트를 유발하며 회로의 상태가 바뀔 때(필요로 하는 충전전압이 바뀔 때) 회로수정없이는 사용불가능한데 반해, 어떤 회로에서든 적용되어 아날로그셀라이브러리 구성에 적합하여 설계시간 단축에 기여할 수 있고 회로동작성능을 향상시키는 효과가 있다.As described above, the present invention can be used without a circuit modification while the conventional method causes an overshoot in a transient state due to overcharging and when the state of the circuit changes (when the required charging voltage changes). It is suitable for analog cell library configuration, which can reduce design time and improve circuit operation performance.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023336A KR940004785B1 (en) | 1991-12-18 | 1991-12-18 | Precharge circuit having non-overshoot |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023336A KR940004785B1 (en) | 1991-12-18 | 1991-12-18 | Precharge circuit having non-overshoot |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015306A KR930015306A (en) | 1993-07-24 |
| KR940004785B1 true KR940004785B1 (en) | 1994-05-28 |
Family
ID=19325108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023336A KR940004785B1 (en) | 1991-12-18 | 1991-12-18 | Precharge circuit having non-overshoot |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004785B1 (en) |
-
1991
- 1991-12-18 KR KR1019910023336A patent/KR940004785B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015306A (en) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332931A (en) | High speed differential comparator | |
| US4433306A (en) | Audio-frequency power amplifier | |
| US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
| EP0434090B1 (en) | C-MOS differential sense amplifier | |
| US4766328A (en) | Programmable pulse generator | |
| KR940027316A (en) | Integrated circuit with low power mode and clock amplifier circuit | |
| KR880004713A (en) | DC control loop and speakerphone using it | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| KR940004785B1 (en) | Precharge circuit having non-overshoot | |
| JP2819992B2 (en) | Peak detection circuit | |
| KR20010001972A (en) | A sense amplifier for use in a semiconductor memory device | |
| JP2648126B2 (en) | Low frequency amplifier | |
| US5317281A (en) | Slew rate booster circuit | |
| JP2570185B2 (en) | Sample hold circuit | |
| US5892376A (en) | High-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
| TW367411B (en) | Signal generator | |
| US4193040A (en) | High-voltage amplifier with low output impedance | |
| JPH0221686B2 (en) | ||
| JPS6412409B2 (en) | ||
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| KR950035054A (en) | Current clamping circuit | |
| JP2900684B2 (en) | Constant voltage generator | |
| KR940003349B1 (en) | Amp without popcorn noise | |
| JPS6152012A (en) | Differential amplifier circuit | |
| KR100290470B1 (en) | Data output buffer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |