KR940006837B1 - Circuit for color emulation - Google Patents

Circuit for color emulation Download PDF

Info

Publication number
KR940006837B1
KR940006837B1 KR1019910020390A KR910020390A KR940006837B1 KR 940006837 B1 KR940006837 B1 KR 940006837B1 KR 1019910020390 A KR1019910020390 A KR 1019910020390A KR 910020390 A KR910020390 A KR 910020390A KR 940006837 B1 KR940006837 B1 KR 940006837B1
Authority
KR
South Korea
Prior art keywords
video memory
color mode
color
output
start address
Prior art date
Application number
KR1019910020390A
Other languages
Korean (ko)
Other versions
KR930010719A (en
Inventor
박오찬
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910020390A priority Critical patent/KR940006837B1/en
Publication of KR930010719A publication Critical patent/KR930010719A/en
Application granted granted Critical
Publication of KR940006837B1 publication Critical patent/KR940006837B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/87Regeneration of colour television signals
    • H04N9/89Time-base error compensation
    • H04N9/896Time-base error compensation using a digital memory with independent write-in and read-out clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

The emulator having a fast processing speed without display distortion comprises a start address pointer (30) pointing a start address; a video RAM identifier (20) giving a start address according to a color mode state recognizer (10); a latch (2) keeping the graphic data in the video RAM (3).

Description

칼라프로그램 실행을 위한 칼라 모방회로Color Mimic Circuit for Color Program Execution

제1도는 본 발명에 의한 칼라 모방 회로의 구성도.1 is a block diagram of a color imitation circuit according to the present invention.

제2도는 본 발명에 의한 칼라 모방 회로의 실행시 화면을 표시하는 비디오 메모리의구성도.2 is a configuration diagram of a video memory for displaying a screen upon execution of a color imitation circuit according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1,2 : 래치 3 : 비디오 메모리1: 2 latch 3: video memory

10 : 칼라모드 상태 인식부 20 : 칼라모드 비디오 메모리 구별부10: color mode state recognition unit 20: color mode video memory distinguishing unit

30 : 비디오 메모리 시작번지 지정부 B1,B2,B3 : AND 게이트30: Video memory start address designation part B1, B2, B3: AND gate

B4,B5,B6 : 배타적 OR 게이트 B7 : OR 게이트.B4, B5, B6: exclusive OR gate B7: OR gate.

본 발명은 한글카드를 이용한 칼라 프로그램 실행을 위한 칼라모방(Co1or Emulation) 회로에 관한 것이다.The present invention relates to a color imitation (Co1or Emulation) circuit for executing a color program using a Hangul card.

일반적으로 한글카드는 대부분이 허클리스 카드(Hercules Card)를 기본으로 모노 프로그램(MonoProgram)만을 수행할 수 있으므로 종래의 한글 카드에서는 칼라 프로그램을 구현하기 위해 'SIMCGA' 프로그램등을 사용하여 하드웨어적인 지원없이 비디오 파라메터를 초기화하여 720×348 해상도를 640×300 해상도로 변경하고 타이머 틱(Timer Tick)을 사용하여 두번째, 네번째, 여섯번째,…,2n번째 데이타를 한줄씩 복사하여 200라인이 300라인으로 확대되게 하였다. 그러나 상기 종래의 방법으로 실행하면 화면의 두번째와 세번째라인, 다섯번째와 여섯번째 라인, 여덟번째와 아홉번째 라인,…의 데이타가 같아서 원래의 화면과 다르게 나타나고 상기 허클리스 카드에서 표시 가능한 라인보다 적게 표시되어 화면 크기가 축소되어 보이며 주기적으로 타이머를 사용하므로 CPU(CentRA1 Processing Unit)에 부담이 되어 표시속도가 저하되는 문제점이 있었다.In general, most Hangul cards can only run MonoProgram based on Hercules Card. Therefore, conventional Hangul cards use 'SIMCGA' program to implement color programs without hardware support. Initialize the video parameters to change the 720 × 348 resolution to 640 × 300 resolution and use the Timer Tick to display the second, fourth, sixth,... The 2nth data was copied line by line so that 200 lines were expanded to 300 lines. However, in the conventional method, the second and third lines, the fifth and sixth lines, the eighth and ninth lines,... Since the data is the same as the original screen, it is displayed differently from the original screen, and the screen size is reduced because it is displayed less than the displayable line on the Hercules card. There was this.

상기 문제점을 개선하기 위해 본 발명은 칼라 프로그램 실행에 있어서, 원래 화면의 모양에 변동이 없고 처리속도가 빠른 칼라 모방 회로를 제공함에 그 목적이 있다.In order to solve the above problems, an object of the present invention is to provide a color copying circuit which does not change the appearance of an original screen and has a high processing speed in executing a color program.

상기 목적을 달성하기 위해 본 발명은 한글 카드를 이용한 칼라 프로그램을 실행하기 위한 칼라모방회로에 있어서, 화면을 표시하는 비디오 메모리수단, 그래픽 데이타와 입출력신호를 입력으로 하여 칼라 프로그램 실행을 위해 칼라 모드를 인식시켜 주는 칼라모드 상태 인식수단, 상기 칼라모드 상대 인식수단에 연결되고 메모리 시작 번지 지정신호를 입력으로 하여 상기 비디오 메모리수단의 시작번지를 지정하는 비디오 메모리 시작번지 지정수단, 상기 칼라모드 상태인식 수단과 상기 비디오 메모리 시작번지 지정수단에 연결되고 라스터 어드레스 신호와 텍스트 상태신호를 입력으로 하여 칼라모드인 경우 상기 비디오 메모리수단의 시작번지를 지정하여 메모리 어드레싱을 다르게 하는 칼라모드 비디오 메모리 구별수단, 및 상기 칼라모드비디오 메모리 구별수단과 비디오 메모리 시작번지 지정수단의 출력과 메모리 지정신호와 리프레쉬 메모리어드레스 신호를 입력으로 상기 비디오 메모리수단으로 비디오 메모리 번지 지정 어드레스 신호를 출력하는 래치수단으로 구성되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a color mode circuit for executing a color program using a Hangul card, comprising: a video memory means for displaying a screen, graphics data and input / output signals as inputs, and a color mode for executing a color program. Color mode state recognizing means for recognizing, video memory start address designation means for designating a start address of the video memory means by inputting a memory start address designation signal to the color mode relative recognition means, and the color mode state recognizing means And a color mode video memory distinguishing means connected to the video memory start address designating means and inputting a raster address signal and a text status signal to specify a start address of the video memory means for different memory addressing. The color mode video And a latch means for outputting a video memory address designation address signal to the video memory means by inputting an error memory discrimination means, an output of the video memory start address designation means, a memory designation signal and a refresh memory address signal.

이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

제1도는 본 발명에 의한 칼라 모방 회로의 구성도, 제2도는 본 발명에 의한 칼라 모방회로의 실행시 화면을 표시하는 비디오 메모리의 구성도로, 1,2는 래치, 3은 비디오 메모리, 10은 칼라모드 상태인식부, 20은 칼라모드 비디오 메모리 구별부, 30은 비디오 메모리 시작번지 지정부, B1,B2,B3는 AND게이트, B4,B5,B6은 배타적 OR 게이트, B7은 OR게이트를 각각 나타낸다.1 is a configuration diagram of a color imitation circuit according to the present invention, and FIG. 2 is a configuration diagram of a video memory for displaying a screen when the color imitation circuit is executed according to the present invention, 1,2 is a latch, 3 is a video memory, and 10 is a configuration diagram. Color mode status recognition unit, 20 is a color mode video memory distinguishing unit, 30 is a video memory start address designation unit, B1, B2, B3 is an AND gate, B4, B5, B6 is an exclusive OR gate, and B7 is an OR gate, respectively. .

본 발명에 의한 칼라 모방회로는 제1도에 도시한 바와 같이 칼라모드 상태 인식부(10), 칼라모드 비디오 메모리 구별부(20), 비디오 메모리 시작번지 지정부(30), 래치(2), 및 비디오 메모리(3)로 구성된다.As shown in FIG. 1, the color imitation circuit according to the present invention includes a color mode state recognition unit 10, a color mode video memory distinguishing unit 20, a video memory start address designating unit 30, a latch 2, And video memory 3.

상기 칼라모드 상태 인식부(10)는 그래픽 데이타와 입출력 장치에 상기 데이타를 전송하기 위한 입출력신호(/IOW)를 입력으로 하는 래치(1)로 구성되어 칼라 프로그램 실행을 위해 칼라모드를 인식시켜 준다.The color mode state recognition unit 10 includes graphic data and a latch 1 for inputting an input / output signal (/ IOW) for transmitting the data to the input / output device to recognize the color mode for color program execution. .

상기 비디오 메모리 시작번지 지정부(30)는 상기 칼라모드 상태 인식부(10)의 래치(1)의 출력과 허클리스코드의 메모리 시작번지를 지정하는 신호(PAG#)를 입력으로 하는 OR게이트(B7)로 구성되어 상기 칼라 모드상내 인식부(10)에 따라 비디오 메모리 시작번지를 지정한다.The video memory start address designation unit 30 receives an OR gate that receives an output of the latch 1 of the color mode state recognition unit 10 and a signal PAG # that designates a memory start address of the Hercules code. B7) and designates the video memory start address according to the recognition unit 10 in the color mode.

상기 칼라 모드 비디오 메모리 구별부(20)는 글자 재생기 (Character Generator)의라스트(Raster)를 선택하기 위한 라스터 어드레스 신호(RA0,RA1)를 입력으로 하는 배타적 OR게이트(B4), 상기 배타적 OR게이트(B4)의 출력과 상기 칼라모드 상태 인식부(10)의 래치(l)의 출력을 입력으로 하여 칼라모드인 경우와 아닌 경우 선별적으로 상기 비디오 메모리(3)를 읽어 오는 방법을 구별하는 AND게이트(B3), 상기 라스터어드레스 신호(RA0)와 AND게이트(B3)의 출력을 입력으로 하는 배타적 OR게이트(B5), 상기 라스터 어드레스 신호(RA1)와 AND게이트(B3)의 출력을 입력으로 하는 배타적 OR게이트(B6), 상기 배타적 OR게이트(B5)의 출력과 텍스트(Text)상태 및 그래픽(Graphiz) 상태를 나타내는 텍스트 상태신호(/TXT)를 입력으로 하는 AND게이트(B1), 및 상기 배타적 OR게이트(B6)의 출력과 텍스트 상태신호(/TXT)를 입력으로 하는 AND 게이트(B2)로 구성되어 칼라 모드일때와 칼라모드가 아닐때 비디오 메모리(3)를 구별하여 시작번지를 지정하여 메모리 어드레싱을 다르게 한다.The color mode video memory distinguishing unit 20 is an exclusive OR gate B4 for inputting raster address signals RA0 and RA1 for selecting a raster of a character generator, and the exclusive OR gate. AND for distinguishing the method of selectively reading the video memory 3 in the case of the color mode from the output of (B4) and the output of the latch 1 of the color mode state recognition unit 10 as an input. An input of an exclusive OR gate B5 for inputting a gate B3, an output of the raster address signal RA0 and an AND gate B3, and an output of the raster address signal RA1 and an AND gate B3. An exclusive OR gate B6 to be input, an AND gate B1 to which an output of the exclusive OR gate B5 and a text state signal / TXT indicating a text state and a graphics state are input, and Output and text state of the exclusive OR gate B6 It comprises a number (/ TXT) to the AND gate (B2) according to the input by specifying a starting address to identify the video memory (3) while not in the color mode, when the color mode is different from the memory addressing.

상기 래치(2)는 상기 칼라 모드 비디오 메모리 구별부(20)의 AND게이트(B1,B2)의 출력과 비디오 메모리 시작번지 지정부(30)의 OR게이트(B7)의 출력과 화면에 나타난 데이타가 사라지지 않도록 하기 위해 상기 비디오 메모리(3)를 주기적으로 재생시켜 주는데 필요한 리프레쉬(Refresh) 메모리 어드레스 신호(MA8내지 MA11)와 허클리스 코드의 메모리를 지정하는 방법 중의 하나인 CRT(Cathod Ray Tube)가 메모리를 읽을때 발생하는 메모리 지정신호(/CRTCRAS)를 입력으로 하고 비디오 메모리 번지 지정 어드레스 신호(DAR0 내지 DAR6)가 출력되는 출력단은 상기 비디오 메모리(3)에 연결한다.The latch 2 includes the outputs of the AND gates B1 and B2 of the color mode video memory distinguishing unit 20 and the outputs of the OR gate B7 of the video memory start address designation unit 30 and data displayed on the screen. A refresh memory address signal (MA8 to MA11) and a CRT (Cathod Ray Tube), which is one of the methods of designating the memory of the Hercules code, are required to periodically play the video memory 3 so as not to disappear. A memory designation signal (/ CRTCRAS) generated when reading a memory is input, and an output terminal for outputting video memory address designation address signals DAR0 to DAR6 is connected to the video memory 3.

상기와 같이 구성된 칼라 모방회로의 동작을 설명하면 다음과 같다.Referring to the operation of the color mimic circuit configured as described above are as follows.

먼저 특정한 입출력 포인트에 칼라 프로그램을 실행하기 전에 입출력 쓰기신호(/IOW)를 "1"로 세팅하고 라스터 어드레스신호(RA0,RA1)를 상기 배타적 OR 게이트(B4)를 통해 배타적 논리합시키고 상기 배타적 OR게이트(B4)의 출력을 다시 상기 래치(1)의 출력과 상기 AND케이트(B3)를 통해 논리곱한다. 그리고 나서 상기 AND게이트(B3)의 출력을 라스터 어드레스신호(RA0)와 배타적 OR게이트(B5)를 통해 배타적 논리합 시키고 그 출력을 다시 "0"인 경우 텍스트 상태를 나타내는 텍스트 상태신호(/TXT)와 상기 AND게이트(B1)를 통해 논리곱시켜 상기 래치(2)에 입력시킨다. 마찬가지로 상기 AND게이트(B3)의 출력을 상기라스터 어드레스신호(RA1)와 상기 배타적 OR게이트(B6)를 통해 배타적 논리합 시키고 그 출력을 다시 상기 텍스트 상태신호(/TXT)와 상기 AND게이트(B2)를 통해 논리곱시켜 상기 래치(2)에 입력시킨다. 상기AND게이트(B1,B2)는 그래픽 상태를 나타내는 텍스트 상태신호(/TXT)가 "1"인 경우에만 동작한다.First, before executing a color program at a specific input / output point, the input / output write signal (/ IOW) is set to "1", and the raster address signals RA0 and RA1 are exclusive-ORed through the exclusive OR gate B4 and the exclusive OR. The output of the gate B4 is again logically multiplied by the AND gate B3 with the output of the latch 1. Then, when the output of the AND gate B3 is exclusively ORed through the raster address signal RA0 and the exclusive OR gate B5, and the output is "0" again, the text state signal (/ TXT) indicating the text state. And logically multiply through the AND gate (B1) to be input to the latch (2). Likewise, the output of the AND gate B3 is exclusively ORed through the raster address signal RA1 and the exclusive OR gate B6, and the output is again the text state signal / TXT and the AND gate B2. It is logically multiplied by and input to the latch (2). The AND gates B1 and B2 operate only when the text state signal / TXT indicating a graphics state is "1".

상기 래치(1)의 출력은 페이지 0와 페이지 1인 2가지 경우를 나타내는 메모리 시작 지정신호(RAGE#)를 논리합하여, 칼라모드인 경우 상기 비디오 메모리(3)의 시작번지가 'B8000'임을 지정하기 위해 OR 게이트(B7)로 입력된다. 상기 OR게이트(B7)의 출력은 다시 상기 래치(2)로 입력된다.The output of the latch 1 logically combines the memory start designation signal RAGE # indicating two cases of page 0 and page 1, and designates that the start address of the video memory 3 is 'B8000' in the color mode. Is input to the OR gate B7. The output of the OR gate B7 is again input to the latch 2.

실제로 칼라 프로그램을 수행하는 경우 화면에 표시되는 과정을 설명하면 다음과 같다.In the case of actually executing a color program, the process displayed on the screen is as follows.

먼저 라스터 어드레스 신호(RA0,RA1)가 같은 경우에는 배타적 OR게이트(B4)의 출력이 "0"이 되므로 AND게이트(B3)의 출력도 "0"이 되고 텍스터 상태신호(TXT)가 그래픽 상태를 나타내는 "1"이므로 비디오 메모리 번지 지정 어드레스 신호(DRA4)는 라스터 어드레스 신호(RA0)와 같게되고, 비디오 메모리번지지정 어드레스신호(DRA5)는 라스터 어드레스 신호(RA1)과 같게 된다.First, when the raster address signals RA0 and RA1 are the same, the output of the exclusive OR gate B4 becomes "0", so that the output of the AND gate B3 also becomes "0" and the text state signal TXT is in the graphic state. Since the video memory address designation address signal DRA4 becomes the same as the raster address signal RA0, the video memory address designation address signal DRA5 becomes the same as the raster address signal RA1.

만약 라스터 어드레스 신호(RA0,RA1)가 다른 경우, 즉 라스터 어드레스신호(RA0,RA1)가 각각 "0,1"이면 비디오 메모리 번지 지정 어드레스 신호(DRA4,DRA5)는 각각 "1,0"이 되고, 상기라스터 어드레스신호(RA0,RA1)가 각각 "1,0"이면 비디오 메모리 번지 지정 어드레스신호(DRA4,DRA5)는 각각 "0,1"이 되어 상기 라스터 어드레스(RA0,RA1)의 값과 반대의 값이 메모리의 라스터 어드레스 값이 된다.If the raster address signals RA0 and RA1 are different, that is, if the raster address signals RA0 and RA1 are "0,1", respectively, the video memory address designation address signals DRA4 and DRA5 are respectively "1,0". When the raster address signals RA0 and RA1 are "1,0", respectively, the video memory address designation address signals DRA4 and DRA5 become "0,1", respectively, and the raster address RA0 and RA1. The value opposite to is the raster address of the memory.

따라서 제2도에 도시한 바와 같이 서로 순서가 바뀜에 따라 한 라인씩 건너서 화면에 균등하게 표시되어 화면 모양의 이상현상을 방지할 수 있다.Therefore, as shown in FIG. 2, as the order is reversed, the screen is evenly displayed on the screen by one line to prevent abnormal phenomenon of the screen shape.

상기와 같이 구성되어 동작하는 본 발명은 허클리스 카드에서 칼라 프로그램을 구현하기 위해 CRTC의 메모리 읽기 로직(Logic)을 변경하므로서 CPU에 부담을 감소시키고 처리속도의 향상을 가져오고 별도의 CGA카드 없이 특정 입출력 포트를 사용하여 허클리스 카드와 완벽한 호환성을 유지할 수 있는 적용효과가 있다.The present invention configured and operated as described above reduces the burden on the CPU and improves the processing speed by changing the memory read logic of the CRTC in order to implement a color program in the Hercules card. It has an application effect to maintain perfect compatibility with Hercules cards by using input / output ports.

Claims (4)

한글카드를 이용한 칼라 프로그램을 실행하기 위한 칼라모방회로에 있어서, 화면을 표시하는 비디오 메모리수단(3), 그래픽 데이타와 입출력신호(/IOW)를 입력으로 하여 칼라 프로그램 실행을 위해 칼라 모드를 인식시켜주는 칼라모드 상태 인식수단(10), 상기 칼라모드 상태 인식수단(10)에 연결되고 메모리 시작번지 지정신호(PAGE#)를 입력으로 하여 상기 비디오 메모리수단(3)의 시작번지를 지정하는 비디오 메모리시작번지 지정수단(30), 상기 칼라모드 상태 인식수단(10)과 상기 비디오 메모리 시작번지 지정수단(30)에 연결되고 라스터 어드레스신호(RA0,RA1)와 텍스트 상태신호(/TXT)를 입력으로 하여 칼라모드인 경우상기 비디오 메모리수단(3)의 시작번지를 지정하여 메모리 어드레싱을 다르게 하는 칼라모드 비디오 메모리 구별수단(20), 및 상기 칼라모드 비디오 메모리 구별수단(20)과 비디오 메모리 시작번지 지정수단(30)의 출력과 메모리 지정신호(/CRTCRAS)와 리프레쉬 메모리 어드레스 신호(MA8 내지 MA11)를 입력으로 상기비디오 메모리수단(3)으로 비디오 메모리 번지 지정 어드레스 신호(DRA0 내지 DRA6)를 출력하는 래치수단(2)으로 구성되는 것을 특징으로 하는 칼라 모방 회로.In a color imitation circuit for executing a color program using a Hangul card, the video memory means (3) for displaying a screen, graphic data and input / output signals (/ IOW) are input to recognize a color mode for color program execution. A video memory is connected to the color mode state recognition means 10 and the color mode state recognition means 10, and inputs a memory start address designation signal PAGE # to designate a start address of the video memory means 3; It is connected to a start address designation means 30, the color mode state recognition means 10, and the video memory start address designation means 30, and inputs raster address signals RA0 and RA1 and text status signals / TXT. In the color mode, the color mode video memory distinguishing means 20 for differentiating memory addressing by designating a start address of the video memory means 3, and the color mode. Video memory means (3) is inputted to the video memory means (3) through the output of the video memory discrimination means (20) and the video memory start address designation means (30) and the memory designation signal (/ CRTCRAS) and the refresh memory address signals (MA8 to MA11). And a latch means (2) for outputting address designation address signals DRA0 to DRA6. 제1항에 있어서, 상기 칼라모드 상태인식 수단(10)은 그래픽 데이타와 입출력신호(/IOW)를 입력으로 하는 래치(1)로 구성되는 것을 특징으로 하는 칼라모방회로.2. The color mimic circuit according to claim 1, wherein said color mode state recognition means (10) comprises a latch (1) for inputting graphic data and input / output signals (/ IOW). 제1항에 있어서, 상기 비디오 메모리 시작번지 지정수단(30)은 상기 칼라모드 상태 인식수단(10)의 출력과 메모리 시작번지 지정신호(PAGE#)를 입력으로 하는 논리합 수단(B7)으로 구성되는 것을 특징으로 하는 칼라모방회로.2. The video memory start address designating means (30) according to claim 1, wherein the video memory start address designating means (30) comprises an output of the color mode state recognizing means (10) and a logical sum means (B7) for inputting a memory start address designating signal (PAGE #). Color imitation circuit, characterized in that. 제1항에 있어서, 상기 칼라모드 비디오 메모리 구별수단(20)은 상기 라스터 어드레스 신호(RA0,RA1)를 입력으로 하는 제1배타적 논리합 수단(B4), 상기 칼라모드 상태인식 수단(10)과 제1배타적 논리합 수단(B4)의 출력을 입력으로 하는 제1논리곱수단(B3), 상기 제1논리곱수단(B3)의 출력과 상기 라스터 어드레스신호(RA0)를 입력으로 하는 제2배타적 논리합수단(B5), 상기 제1논리곱수단(B3)의 출력과 상기 라스터 어드레스신호(RA1)를 입력으로 하는 제3배타적 논리합수단(B6), 상기 제2배타적 논리합수단(B5)의 출력과 텍스트 상태신호(/TXT)를 입력으로 하는 제2논리곱 수단(B1), 및 상기 제3배타적 논리합 수단(B6)의 출력과 텍스트 상태신호(/TXT)를 입력으로 하는 제3논리곱 수단(B2)으로 구성되는 것을 특징으로 하는 칼라모방회로.2. The color mode video memory distinguishing means (20) according to claim 1, wherein the color mode video memory distinguishing means (20) comprises: first exclusive logical sum means (B4) for inputting the raster address signals (RA0, RA1) and the color mode state recognition means (10); First logical multiplication means B3 for inputting the output of the first exclusive OR means B4, second exclusive input for output of the first logical multiplication means B3 and the raster address signal RA0. Logic sum means (B5), the output of the first logical multiplication means (B3) and the third exclusive logic sum means (B6) for inputting the raster address signal (RA1), the output of the second exclusive logic sum means (B5). And second logical multiplication means B1 for inputting the text status signal / TXT, and the third logical multiplication means for inputting the output of the third exclusive OR means B6 and the text status signal / TXT. A color imitation circuit comprising: (B2).
KR1019910020390A 1991-11-15 1991-11-15 Circuit for color emulation KR940006837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020390A KR940006837B1 (en) 1991-11-15 1991-11-15 Circuit for color emulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020390A KR940006837B1 (en) 1991-11-15 1991-11-15 Circuit for color emulation

Publications (2)

Publication Number Publication Date
KR930010719A KR930010719A (en) 1993-06-23
KR940006837B1 true KR940006837B1 (en) 1994-07-28

Family

ID=19322920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020390A KR940006837B1 (en) 1991-11-15 1991-11-15 Circuit for color emulation

Country Status (1)

Country Link
KR (1) KR940006837B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448483B1 (en) * 1996-12-30 2005-01-26 엘지전자 주식회사 Digital computing system using removable ram/rom as portable sub storage

Also Published As

Publication number Publication date
KR930010719A (en) 1993-06-23

Similar Documents

Publication Publication Date Title
KR940006837B1 (en) Circuit for color emulation
US5233334A (en) Text display apparatus and a method of displaying text
US5227772A (en) Text display apparatus and a method of displaying text
White et al. High performance microcomputer molecular modelling
JPS5882296A (en) Dot matrix display system
JP2595045B2 (en) Touch panel input device
JPH0310294A (en) Image display device
KR920010444B1 (en) Character display system
KR100195199B1 (en) Graphic controller using meta align mode destination addressing circuit
JPH0311396A (en) Character display system
KR910001565B1 (en) Msx computer be able to indicate hangeul of english letter twice size
JPH0571109B2 (en)
JPS5995586A (en) Character display circuit
KR930001468B1 (en) Korea character displaying method of computer
KR890002003B1 (en) Crt control circuit
JPS59143193A (en) Display unit
JPS5910983A (en) Electronic learning apparatus
JPH03266891A (en) Graphic pattern generating device
JPS6213690B2 (en)
JPS5968054A (en) Information processor
JPS5866991A (en) Cursor display control system
JPH01185593A (en) System for multiwindow display
JPS5663631A (en) Chinese character input device
JPS61283968A (en) Picture data processor
JPH03248235A (en) Bit pattern display processing system for debugging system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee