KR940006822Y1 - 멀티 동기 신호처리 회로 - Google Patents

멀티 동기 신호처리 회로 Download PDF

Info

Publication number
KR940006822Y1
KR940006822Y1 KR2019910019678U KR910019678U KR940006822Y1 KR 940006822 Y1 KR940006822 Y1 KR 940006822Y1 KR 2019910019678 U KR2019910019678 U KR 2019910019678U KR 910019678 U KR910019678 U KR 910019678U KR 940006822 Y1 KR940006822 Y1 KR 940006822Y1
Authority
KR
South Korea
Prior art keywords
signal
output
synchronizing signal
synchronization
synchronization signal
Prior art date
Application number
KR2019910019678U
Other languages
English (en)
Other versions
KR930012462U (ko
Inventor
성일경
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019910019678U priority Critical patent/KR940006822Y1/ko
Publication of KR930012462U publication Critical patent/KR930012462U/ko
Application granted granted Critical
Publication of KR940006822Y1 publication Critical patent/KR940006822Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

멀티 동기 신호처리 회로
제1도는 종래의 동기 신호처리 회로를 나타낸 블럭도.
제2도는 이 고안에 따른 멀티 동기 신호처리 회로를 나타낸 블럭도.
제3도는 이 고안에 따른 멀티 동기 신호처리 회로를 나타낸 상세회로도.
제4도는 제3도의 각부의 신호 파형도이다.
*도면의 주요부분에 대한 부호의 설명
10 : 동기 신호 선택수단 11 : 신호 선택부
12 : 수평 동기 신호 선택회로 13 : 수직 동기 신호 선택회로
20 : 동기 신호 분리수단 21 : 동기 신호 분리회로
22 : 동기 신호 선택회로 30 : 수평 동기 신호처리 수단
40 : 수평 동기 신호처리 수단 SW1 : 스위치
NAND1∼NAND10 : 낸드 게이트 EX1∼EX4 : 익스클루시브 오아게이트
R1∼R5 : 저항 C1∼C3 : 콘덴서
COMP : 비교기
이 고안은 고해상도 다중 모우드 칼라모니터에 관한 것으로서, 보다 상세하게는 입력되는 신호에 따라 각각 다르게 입력되는 동기 신호를 항상 일정한 극성의 동기 신호로 처리하여 출력시킴으로써, 고화질을 얻을 수 있는 멀티 동기 신호처리 회로에 관한 것이다.
종래에는 제1도에 도시된 바와같이 입력되는 G색신호에 삽입된 복합 동기신호(H), (V)가 동기 신호 분리회로(1)에 의하여 분리되고, 상기 분리된 복합 동기신호(H), (V)중 수직 동기 신호(V)가 수직 동기 신호 분리회로(2)에 의하여 분리된다.
한편, 외부에서 입력되는 수평 동기 신호(H)는 수평 동기 신호 극성 처리회로(3)에 의하여 극성이 일정하게 처리되어 출력되고, 상기 수평 동기 신호 극성 처리회로(3)에서 출력된 수평 동기 신호(H)와 상기 동기 신호 분리회로(1)에서 출력된 복합 동기신호(H), (V)가 버퍼 및 인버터(4)에 의하여 모니터 상에서 필요로 하는 수평 동기 신호(H)로 변환되어 출력된다.
또한, 외부에서 입력되는 수직 동기신호(V)는 수직 동기 신호 극성 처리회로(5)에 의하여 극성이 일정하게 처리되어 출력되고, 상기 수직 동기 신호 극성 처리회로(5)에서 출력된 수직 동기 신호(V)와 상기 수직 동기 신호 분리회로(2)에서 출력된 수직 동기 신호(V)가 버퍼 및 인버터(6)에 의하여 모니터 상에서 필요로 하는 수직 동기 신호(V)로 변환되어 출력된다.
그러나, 고해상도를 요구하는 캐드(CAD)나 그래픽 카드가 내장된 고화질의 모니터와 PC의 내부에 설치된 비디오 카드를 연결시키기 위한 D-서브콘넥터와 일반적으로 사용되는 BNC콘넥터가 동시에 내장된 모니터에 있어서, 사용되는 D-서브콘넥터와 BNC콘넥터로부터 동기신호가 동시에 입력되는 경우에는 입력되는 동기신호의 판별이 불가능하고, 또한 입력되어 처리된다 하더라도 입려괴는 동기신호의 처리시간 지연으로 인하여 출력되는 동기신호의 폭이 변형되고, 상기 동기신호의 이상 현상으로 인하여 화상 정보가 일부 손실되며, 따라서, 모니터의 화질이 떨어지는 문제점이 있었다.
이 고안은 이와같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은, 외부에서 입력되는 선택신호에 의하여 입력되는 동기 신호를 선택하고, 상기 선택된 동기 신호를 일정한 극성의 동기 신호로 출력되도록 처리 함으로써, 상기 시스템에서 출력되는 수평, 수직 동기 신호의 출력이 안정되어 고화질을 얻을 수 있는 멀티동기 신호 처리회로를 제공하고자 함에 있다.
이와같은 목적을 달성하기 위한 이 고안이 특징은, 고해상도를 요구하는 캐드(CAD)나 그래픽 카드가 내장된 고화질의 모니터와 PC의 내부에 설치된 비디오 카드를 연결시키기 위한 D-서브콘넥터와 일반적으로 사용되는 BNC콘넥터가 동시에 내장된 모니터에 있어서, 외부에서 입력되는 선택신호에 따라 D-서브콘넥터 및 BNC콘넥터를 통하여 입력되는 수평 동기 신호, 복합 동기 신호, 수직 동기 신호를 선택하는 동기 신호 선택수단과 ; G색신호에 삽입된 복합 동기 신호의 출력이 상기 동기 신호 선택수단에서 출력되는 신호에 의하여 선택되고, 상기 G색신호에 삽입된 복합 동기 신호의 출력이 선택되는 경우 복합동기 신호가 분리되는 동기 신호 분리수단과 ; 상기 동기신호 분리수단에 의하여 분리된 복합 동기 신호 및 BNC콘넥터와 D-서브콘넥터를 통하여 입력되는 복합동기 신호 및 수평 동기 신호가 출력되는 수평 동기 신호 처리수단과 ; 상기 동기 신호 선택수단에서 출력되는 일정한 극성의 수직 동기 신호를 출력시키는 수직 동기 신호 처리수단과 ; 로 이루어져 있는 멀티동기 신호 처리회로에 있다.
이하, 이 고안의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
제2도 및 제3도는 이 고안에 따른 멀티 동기 신호 처리회로를 나타낸 블록도 및 상세회로도로서, 동기 신호 선택수단(10)과, 동기 신호 분리 수단(20)과, 수평 동기 신호 처리수단(30)과, 수평 동기 신호처리 수단(40)으로 구성되어 있다.
즉, 동기 신호 선택수단(10)은 신호선택부(11)로부터 입력되는 제어수단(C)에 의하여, BNC콘넥터의 복합동기 신호(X)와 D-서브콘넥터의 수평 동기 신호(Y)가 선택되고, BNC콘넥터의 수직 동기 신호(Z)와 D-서브콘넥터의 수직 동기 신호(W)가 선택되도록 연결된 수평 동기 신호 선택회로(12)와 수직 동기 신호 선택회로(13)로 이루어져 있다.
여기서, 상기 신호 선택부(11)는 외부로부터 입력되는 선택신호에 의하여 절환되는 스위치(SW1)의 출력신호를 낸드게이트(NAN1)에 의하여 조합되도록 연결되어있다.
또한, 상기 수평 동기 선택회로(12)는 신호 선택부(11)에서 출력되는 제어신호(C)와 신호 선택부(11)의 낸드게이트(NAND1)에 입력되는 스위칭 제어신호(선택신호)에 의하여 BNC콘넥터와 D-서브콘넥터를 통하여 입력되는 복합 동기 신호(X)와 수평 동기 신호(Y)가 낸드게이트(NAND2), (NAND3)에 의하여 조합되도록 연결되어 있으며, 상기 낸드게이트(NAND2), (NAND3)에서 출력되는 신호가 낸드게이트(NAND4)에 의하여 조합되도록 연결되고, 상기 낸드게이트(NAND4)로부터 출력되는 신호가 저항(R1) 및 콘덴서(C1)에 의하여 필터되며, 상기 저항(R1) 및 콘덴서(C1)로부터 출력된 신호가 낸드게이트(NAND5)에 의하여 조합되며, 상기 낸드게이트(NAND4), (NAND5)로부터 출력되는 신호가 익스클루시브 오아게이트(EX1)에 의하여 조합되도록 연결되어 있다.
한편, 상기 수직 동기 신호 선택회로(13)는 상기 수평 동기 선택회로(12)와 동일하게, BNC콘덱터의 수직 동기 신호(Z)와 D-서브콘넥터의 수직 동기 신호(W)가 신호 선택부(11)에서 출력되는 제어 신호(C)와 신호 선택부(11)의 낸드게이트(NAND1)에 입력되는 선택신호에 의하여 선택되어 출력되도록 연결된 낸드게이트(NAND6)∼(NAND9)와, 익스클루시브 오아게이트(EX2)와 저항(R2) 및 콘덴서(C2)로 구성되어 있다.
상기 동기 신호 분리수단(20)은 G색신호에 삽입되어 입력되는 복합 동기 신호가 동기 신호 분리회로(21)에 의하여 분리되도록 연결되고, 상기 수평 동기 선택회로(12)에서 출력되는 신호에 의하여 분리된 동기 신호의 출력이 동기 신호 선택회로(22)에 의하여 선택되도록 이루어져 있다.
여기서, 상기 동기 신호 분리회로(21) 및 동기 신호 선택회로(22)는 기존과 동일하게 이루어져 있다.
그리고, 상기 수평 동기 신호 처리수단(30)은 상기 동기 신호 분리수단(20)의 동기 신호 분리회로(21)및 동기 신호 선택회로(22)로부터 출력되는 신호가 낸드게이트(NAN10)에 의하여 조합되도록 연결되어 있고, 상기 낸드게이트(NAND10)로부터 출력되는 신호 및 상기 동기 신호 선택수단(10)인 수평 동기 신호 선택회로(12)에서 출력되는 신호가 익스클루시브 오아게이트(EX3)에 의하여 조합됨으로써, 복합 동기 신호(X) 및 수평 동기 신호(Y)가 출력되도록 연결되어 있다.
상기 수직 동기 신호 처리수단(40)은 상기 수평 동기 신호 처리수단(30)의 익스클루시브 오아게이트(EX3)에서 출력되는 신호가 필터되도록 구동되는 저항(R3) 및 콘덴서(C3)와 상기 저항(R3) 및 콘덴서(C3)에서 필터된 신호 및 저항(R4), (R5)에 의하여 발생된 기준신호가 비교되는 비교기(COMP)와 상기 비교기(COMP)에서 출력되는 신호와 동기 신호 선택수단(10)의 수직 동기 신호 선택회로(13)에서 출력되는 신호가 익스클루시브 오아게이트(EX4)에서 조합하여 수직 동기 신호(Z), (W)가 출력되도록 이루어져 있다.
이와같이 구성된 이 고안에 있어서, 외부에서 입력되는 선택신호에 의하여 절환되는 신호 선택부(11)의 스위치(SW1)의 온/오프에 따라 입력되는 동기 신호가 선택된다.
즉, 상기 신호 선택부(11)에서 출력되는 제어신호(C)에 의하여 BNC콘넥터 및 D-서브콘넥터를 통하여 동시에 입력되는 동기 신호가 선택된다.
여기서, 신호 선택부(11)의 스위치(SW1)가 온이되는 경우 BNC콘넥터를 통하여 입력되는 동기신호가 선택 된다고 가정하자.
선택신호에 의해 신호 선택부(11)의 스위치(SW1)가 턴온이 되면, 상기 신호 선택부(11)의 낸드게이트(NAND1)에는 로우신호가 입력되고 상기 낸드게이트(NAND1)에서 하이신호가 출력된다.
상기 신호 선택부(11)의 낸드게이트(NAND1)에서 출력되는 하이상태의 제어신호(C)에 의하여 BNC콘넥터를 통하여 입력되는 복합 동기 신호(X)와 수직 동기 신호(Z)가 수평 동기 신호 선택회로(12)의 낸드게이트(NAND2) 및 수직 동기 신호 선택회로(13)의 낸드게이트(NAND6)를 통하여 출력되고, 이때 출력되는 신호는 수평 동기 신호 선택회로(12) 및 수직 동기 신호 선택회로(13)의 낸드게이트(NAND4), (NAND8)에 입력되어 조합된 후 출력된다.
여기에서 각각의 낸드게이트(NAND2,, NAND3, NAND6, NAND7)의 출력(①, ②, ⑦, ⑧)은 제4도와 같다.
이렇게 출력된 낸드게이트(NAND2,, NAND3, NAND6, NAND7)의 출력(①, ②, ⑦, ⑧)은 낸드게이트(NAND4, NAND8)의 두입력으로 각각 입력된다.
상기 수평 동기 신호 선택회로(12)의 낸드게이트(NAND4) 및 수직 동기 신호 선택회로(13)의 낸드게이트(NAND8)로부터 출력되는 신호(③, ⑨)는 수평 동기 신호 선택회로(12)의 저항(R1) 및 콘덴서(C1)와 수직 동기 신호 선택회로(13)의 저항(R2) 및 콘덴서(C2)에 의하여 각각 정형되고 상기, 정형된 신호는 수평 동기 신호 선택회로(13)의 낸드게이트(NAND5)와 수직 동기 신호 선택회로(13)의 낸드게이트(NAND9)를 각각 통과한 후, 상기 통과된 신호는 각각 수평 동기 신호 선택회로(12)의 익스클루시브 오아게이트(EX1)와 수직 동기 신호 선택회로(13)의 익스클루시브 오아게이트(EX2)에 인가되어 조합된다.
이때, 상기 익스클루시브 오아게이트(EX1),(EX2)는 BNC콘넥터를 통하여 입력되어 처리된 신호(④)와(⑩)가 복합 동기 신호(X) 및 수직 동기 신호(Z)의 극성이 정극성인 경우 하이신호로 출력되고, 부극성인 경우 로우신호로 각각 출력되어 복합 동기 신호(X) 및 수직 동기 신호(Z)의 극성이 단일화된다(제4도참조)
한편, 상기 G색신호에 삽입되어 입력되는 복합 동기 신호가 동기 신호 분리회로(21)에 의하여 분리되어 출력되고, 그리고, 상기 G색신호에 삽입되어 입력되는 동기 신호가 선택되는 동기 신호 분리수단(20)의 동기 신호 선택회로(22)에서는 상기 수평 동기 신호 선택회로(12)의 익스클루시브 오아게이트(EX1)에서 펄스신호(제4도⑤의)가 출력되면, 로우신호를 출력되고, 익스클루시브 오아게이트(EX1)에서 펄스가 출력되지 않으면, 하이 신호로 출력된다.
즉, 익스클루시브 오아게이트(EX1)에서 출력되는 펄스가 발생된 경우에는 동기 신호 선택회로(22)의 출력(⑤')이 로우신호로 되고, 상기 동기 신호 선택회로(22)에서 출력되는 로우신호는 수평 동기 신호 처리수단(30)의 낸드게이트(NAND10)에 인가된 뒤, 상기 수평 동기 신호 처리수단(30)의 익스클루시브 오아게이트(EX3)에 신호⑤"로서 인가되어 동기 신호 분리회로(21)에서 분리된 복합 동기 신호의 출력이 금지된다.
그리고, 상기 익스클루시브 오아게이트(EX1)에서 출력되는 펄스⑤가 없는 경우 상기 동기 신호 선택회로(22)에서 출력되는 신호(⑤")가 하이신호로 되고, 이때 출력되는 하이신호는 수평 동기 신호 처리수단(30)의 낸드게이트(NAND10)를 경유하여 익스클루시브 오아게이트(EX3)에 인가되어 상기 동기 신호 분리회로(21)로부터 분라된 복합 동기 신호가 출력된다.
한편 BNC콘넥터를 통하여 복합 동기 신호(X)가 입력되었다고 가정하면, 상기 수평 동기 신호 선택회로(12)의 익스클루시브 오아게이트(EX1)에서 펄스가 출력되고, 상기 동기 신호 선택회로(21)에서 출력되는 신호에 의하여 수평 동기 신호 처리수단(30)의 낸드게이트(NAND10)에서는 로우신호가 출력된다.
그리고, 상기 수평 동기 신호 처리수단(30)의 낸드게이트(NAND10)에서 출력되는 신호는 수평 동기 신호 처리수단(30)의 익스클루시브 오아게이트(EX3)에 인가되어 복합 동기 신호로 출력된다.
한편, 상기 수평 동기 신호 처리수단(30)의 익스클루시브 오아게이트(EX3)에서 출력되는 신호(⑥)는 수직 동기 신호 처리수단(40)의 저항(R3) 및 콘덴서(C3)에 의하여 정형되고, 상기 정형된 신호는 수직 동기 신호 처리수단(40)의 비교기(COMP)에 인가된다.
상기 비교기(CPMP)에서는 저항(R4), (R5)에 의하여 분배된 기준 전압과 수직 동기 신호 처리수단(40)의 저항(R3) 및 콘덴서(C3)에 의하여 정형된 신호가 비교되어 출력(⑬)됨으로써, 입력되는 복합 동기 신호로부터 수직 동기 신호가 검출된다.
상기 비교기(COMP)에서 출력되는 신호(⑬)는 수직 동기 신호 선택회로(13)의 익스클루시브 오아게이트(EX2)에서 출력되는 펄스(⑪)가 없는 경우에만 출력되고, 상기 비겨기(COMP)에서 출력되는 수직 동기 신호(⑬)는 수직 동기 신호 처리수단(40)의 익스클루시브 오아게이트(EX4)에 인가되어 반전된 후 신호(⑫)로서 출력되며, 상기 익스클루시브 오아게이트(EX4)에서 출력되는 신호가 수직 동기 로서 사용된다. 여기서 상기 D-서브콘넥터로서부터 수평 동기 신호(Y) 및 수직 동기 신호(W)가 입력되는 경우 상기 설명한 바와 유사하게 동작된다.
이상에서 본 바와같이 이 고안은 고행상도를 요하는 캐드(CAD)나 그래픽 카드가 내장된 고화질의 모니터와 PC의 내부에 설치된 비디오 카드를 연결시키기 위한 D-서브콘넥터와 일반적으로 사용되는 BNC콘넥터가 동시에 내장된 모니터에서 사용되는 D-서브콘넥터와 BNC콘넥터로부터 동기 신호가 동시에 입력되는 경우 외부에서 입력되는 선택 신호에 의하여 입력되는 동기 신호가 선택되고, 상기 선택된 동기 신호가 일정한 형태로 처리되어 출력됨으로써, 입력되는 동기 신호의 처리시간 지연으로 인한 화상정보의 손실이 제거되어 시스템의 동작이 안정되고, 따라서 화질이 좋아지는 효과가 있다.

Claims (6)

  1. 고해상도를 요하는 캐드(CAD)나 그래픽 카드가 내장된 고화질의 모니터와 PC의 내부에 설치된 비디오 카드를 연결시키기 위한 D-서브콘넥터와 일반적으로 사용되는 BNC콘넥터가 동시에 내장된 모니터에 있어서, 외부에서 입려되는 선택 신호가 따라 D-서브콘넥터 및 BNC콘넥터를 통하여 입력되는 수평 동기 신호(Y), 복합 동기 신호(X), 수직 동기 신호(Z), (W)를 선택하는 동기 신호 선택 수단(10)과 ; G색신호에 삽입된 복합 동기 신호의 출력이 상기 동기 신호 선택수단(10)에서 출력되는 신호에 의하여 선택되고, 상기 G색신호에 삽입된 복합 동기 신호의 출력이 선택되는 경우 복합동기 신호가 분리되는 동기 신호 분리수단(20)과 ; 상기 동기 신호 분리 수단(20)에 의하여 분리된 복합 동기 신호 및 BNC콘넥터와 D-서브콘넥터를 통하여 입력되는 복합동기 신호 및 수평 동기 신호가 출력되는 수평 동기 신호 처리수단(30)과 ; 상기 동기 신호 선택수단(10)에서 출력되는 일정한 극성의 수직 동기 신호가 출력되는 수직 동기 신호 처리수단(40)과 ; 로 이루어져 있는 멀티 동기 신호처리 회로.
  2. 제1항에 있어서, 동기 신호 선택수단(10)은 외부로부터 입력되는 선택 신호에 의하여 입력되는 동기 신호의 선택이 제어되는 신호 선택부(11)와, 상기 신호 선택부(11)에서 출력되는 신호로부터 입력되는 제어신호(C)에 의하여 입력되는 복합 동기 신호(X) 및 수평 동기 신호(Y)가 선택되는 수평 동기 신호 선택회로(12)와, 상기 신호 선택부(11)에서 출력되는 신호로부터 입력되는 제어 신호에 의하여 입력되는 수직 동기 신호(Z), (W)가 선택되는 수직 동기 신호 선택회로(13)와, 로 이루어진 멀티 동기 신호처리 회로.
  3. 제1항에 있어서, 동기 신호 분리수단(20)은 G색신호에 삽입되어 입력되는 복합 동기 신호가 분리되는 동기 신호 분리회로(21)와, 상기 수평 동기 신호 선택회로(12)에서 출력되는 신호에 의하여 분리된 동기 신호의 출력이 제어되는 동기 신호 선택회로(22)와, 로 이루어진 멀티 동기 신호처리 회로.
  4. 제1항에 있어서, 상기 수평 동기 신호 처리수단(30)은, 상기 동기 신호 분리수단(20)의 동기 신호 분리회로(21) 및 동기 신호 선택회로(22)로부터 출력되는 신호가 조합하는 낸드게이트(NAND10)와, 상기 낸드게이트(NAND10)로부터 출력되는 신호 및 상기 동기 신호 선택수단(10)의 수평 동기 신호 선택회로(12)에서 출력되는 신호가 조합하여 복합 동기 신호(X) 및 수평 동기 신호(Y)가 출력되는 익스클루시브 오아게이트(EX3)와, 로 이루어진 멀티 동기 신호처리 회로.
  5. 제1항에 있어서, 상기 수직 동기 신호 처리수단(40)은 상기 수평 동기 신호 처리수단(30a)의 익스클루시브 오아게이트(EX3)에서 출력되는 신호가 필터되도록 구동되는 저항(R3) 및 콘덴서(C3)와 상기 저항(R3) 및 콘덴서(C3)에서 필터된 신호 및 저항(R4), (R5)에 의하여 발생된 기준신호가 비교되는 비교기(COMP)와, 상기 비교기(COMP)에서 출력되는 신호와 동기 신호 선택수단(10)의 수직 동기 신호 선택회로(13)에서 출력되는 신호가 조합되도록 구동되어 수직 동기 신호(Z), (W)가 출력되는 익스클루시브 오아게이트(EX4)와, 로 이루어진 멀티 동기 신호처리 회로.
  6. 제2항에 있어서, 상기 수평 동기 신호 선택회로(12)는, 상기 신호 선택부(11)에서 출력되는 제어신호(C) 및 신호 선택부(11)의 낸드게이트(NAND1)에 입력되는 신호에 의하여, 입력되는 복합 동기 신호(X)와 수평 동기 신호(Y)가 조합되는 낸드게이트(NAND2),(NAND3)와, 상기 낸드게이트(NAND2),(NAND3)에서 출력되는 신호가 조합되도록 하는 낸드게이트(NAND4)와, 상기 낸드게이트(NAND4)로부터 출력되는 신호가 정형되는 저항(R1) 및 콘덴서(C1)와, 상기 저항(R1) 및 콘덴서(C1)으로부터 출력된 신호가 조합되는 낸드게이트(NAND5)와, 상기 낸드게이트(NAND4), (NAND5)로부터 출력되는 신호가 조합하는 익스클루시브 오아게이트(EX1)와, 로 이루어진 멀티 동기 신호처리 회로.
KR2019910019678U 1991-11-16 1991-11-16 멀티 동기 신호처리 회로 KR940006822Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019678U KR940006822Y1 (ko) 1991-11-16 1991-11-16 멀티 동기 신호처리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019678U KR940006822Y1 (ko) 1991-11-16 1991-11-16 멀티 동기 신호처리 회로

Publications (2)

Publication Number Publication Date
KR930012462U KR930012462U (ko) 1993-06-25
KR940006822Y1 true KR940006822Y1 (ko) 1994-10-01

Family

ID=19322357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019678U KR940006822Y1 (ko) 1991-11-16 1991-11-16 멀티 동기 신호처리 회로

Country Status (1)

Country Link
KR (1) KR940006822Y1 (ko)

Also Published As

Publication number Publication date
KR930012462U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
JPH065902B2 (ja) ビデオ信号処理回路
KR960011562B1 (ko) 자동 동기 극성 제어 회로
KR100700984B1 (ko) 영상처리장치
US5502498A (en) Clamp signal generation-control circuit and a method therefor
KR940006822Y1 (ko) 멀티 동기 신호처리 회로
GB2232033A (en) Synchronising video signals
US5341217A (en) Digital adaptive video synchronizer
KR100223206B1 (ko) 영상신호 처리장치의 출력신호 선택방법 및 그 장치
KR930007347Y1 (ko) 캠코더의 듀얼 카메라 제어장치
KR900010953Y1 (ko) 모니터의 문자합성 회로
DE69113134T2 (de) Videosynchronisierungssignalerzeugung.
KR940003662B1 (ko) Fifo 메모리에서의 데이타 혼선 방지회로
KR19980034754A (ko) 영상재생장치에서의 osd(on-screen display)색상가변장치
KR0145891B1 (ko) 시스템 디텍터를 내장한 색신호 처리 집적회로
JP3232594B2 (ja) 同期回路
KR0129478Y1 (ko) 멀티플렉스드 아날로그 컴포넌트 방송에서의 프레임 판별회로
KR940010723A (ko) 캡션 자막위치 변경회로
JP3329149B2 (ja) クランプパルス発生方法およびその回路
KR940000159Y1 (ko) 고화질용 키드 펄스 발생기
KR100304891B1 (ko) 평판형 표시장치 시스템
KR950007127B1 (ko) 클램프 신호 자동 제어 회로 및 방법
KR200335467Y1 (ko) 디스플레이장치
KR930001328Y1 (ko) Vcr의 색신호 뮤트에 의한 화질개선회로
KR20030004555A (ko) 영상표시기기의 입력신호 처리장치
KR960011635A (ko) 모니터의 입력신호 자동절환장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee