KR940005779B1 - 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 - Google Patents
캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 Download PDFInfo
- Publication number
- KR940005779B1 KR940005779B1 KR1019910025589A KR910025589A KR940005779B1 KR 940005779 B1 KR940005779 B1 KR 940005779B1 KR 1019910025589 A KR1019910025589 A KR 1019910025589A KR 910025589 A KR910025589 A KR 910025589A KR 940005779 B1 KR940005779 B1 KR 940005779B1
- Authority
- KR
- South Korea
- Prior art keywords
- shared
- signals
- cache data
- sharedout
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음.
Description
제1도는 캐쉬데이타의 공유상태와 변경상태를 알리기 위해 구성한 본 발명의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 프로그램디바이스 FF1~FF3 : D 플립플롭
본 발명은 펜디드 데이타 전송방식으로 전송되는 전송방식을 감시하여 캐쉬데이타 코히런스를 유지하는 스높(Snoop Controller) 제어기에 관한 것으로, 특히 데이타 전송버스의 신호선을 통하여 캐쉬데이타의 공유상태 및 변경상태를 다른 캐쉬에게 알려주어 캐쉬데이타 코히런스를 유지할 수 있도록한 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로에 관한 것이다.
스높 제어기는 시스템버스의 버스전송을 감시하여야 하므로 버스의 데이타 전송방식과 밀접한 관계가 있다.
그러나 버스전송이 공유메모리의 응답속도와 무관하게 버스클럭주기로 발생하는 펜디드 데이타 전송방식을 사용하면 스높 제어기는 중첩된 메모리 사이클의 수행으로 여러개의 버스전송을 감시하여야 하는데 한개의 버스전송이 끝마칠때까지 다른 버스전송을 감시하지 않으면 시간적 제약이 보다 완화되지만 성능이 매우 감소한다.
본 발명은 데이타 전송 방식에 의하여 매 버스클럭마다 발생할 수 있는 메모리 액세스의 형태 및 어드레스를 알아내고, 자신의 캐쉬메모리에 같은 어드레스의 데이타가 저장되어 있으면 그 사실을 다른 캐쉬에 알려서 캐쉬데이타 코히린스를 유지할 수 있도록 함에 그 목적이 있다.
본 발명은 버스클럭주기로 어드레스와 액세스 형태를 버스에서 채집하고 자신의 캐쉬에 같은 어드레스의 데이타가 있는지 확인하여 그것이 프로세서에 의하여 내용이 바뀌었거나, 내용이 유효한 상태로 저장되어 있는지 알아내고 다음 버스클럭주기 동안에 캐쉬데이타 경유, 캐쉬데이타 변경을 다른 캐쉬에 알리기 위하여 버스 신호선을 구동시킨다.
이를 위하여 본 발명은 제 1 에서와 같이 구성되어 있다.
제 1 도를 캐쉬데이타의 공유상태와 변경상태를 알리기 위해 구성한 본 발명의 회로도로서, 제 1 도에서와 같이 TAGHIT, STATE1, STATEø, TT3 내지 TTø 신호를 받아들여 이 신호들을 논리조합하여 각각의 SNINHIB, SHAREDOUT, DIRTYOUT 신호를 생성시키는 프로그램디바이스(1)와, 상기 프로그램디바이스(1)로부터 출력되는 각각 SHAREDOUT, DIRTYOUT 신호에 의해 SHARED, DIRTY의 출력이 1값을 갖도록 하는 D 플립플롭(FF1), (FF2)과, SNINHIB 신호에 의해 출력을 0값으로 변화시켜서 SHARED와 DIRTY는 모두 0값으로 바뀌게 하는 D 플립플롭(FF3)으로 구성된다.
상기와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
제 1 도에 도시한 부호중 TP는 800nsec의 주기를 갖는 버스 클럭펄스로서 버스전송은 tp의 주기단위로 수행되므로 ae와 TT3, TT2, TT1, TT0는 같은 주기로 바뀐다.
그리고 TP-20은 tp와 같은 주기를 갖는 펄스이고 상승점이 tp의 그것보다 20nsec 지연되어 있다.
Ae는 버스전송이 진행되고 있음을 나타낸다.
TT3, TT2, TT1, TT0 신호는 버스전송형태를 나타내는 신호로서 0001이면 프로세서 일기 데이타의 전송을 나타내고 0101이면 프로세서 쓰기데이타 전송을 나타낸다.
TAGHIT는 캐쉬디렉터리의 내용을 버스전송 어드레스와 비교한 출력값을 나타낸 것으로서 1이면 캐쉬에 저장된 데이타에 외부의 다른 캐쉬와 액세스하려는 것을 의미한다.
프로그램디바이스(1)는 sninhib, sharedout, 그리고 dirtyout을 출력한다.
만일 Taghit가 1이고 state1가 0이고 state0가 1이고 [tt3, tt2, tt1, tt0]가 0101이거나, taghit가 1이고 state1이 1이고 state0가 0이고 [tt3, tt2, tt1, tt0]가 0101이면 프로그램디바이스(1)의 sharedout은 1값을 갖는다.
Taghit가 1이고 stae1이 1이고 state0가 1이면 프로그램디바이스(1)의 dirtyout은 1값을 갖는다.
Ae가 0이거나 as0이 1이거나 atagsame이 1이거나 [tt3, tt2, tt1, tt0]가 1001의 값을 갖으면 프로그램디바이스(1)의 sninhib의 값을 1으로 바꾼다.
위와 같이 기술된 sharedout, dirtyout, 그리고 shinhib 출력의 논리식은 다음과 같이 표시된다.
sninhib=(/ae+as0+atagsame+(tt3*/tt2*/tt1*tt0)
dirtyotu=(taghit*state1*state0)
sharedout=((taghit*/state1*state0*/tt3*tt2*/tt1*tt0)-(taghit*state1*/state0*/state0*tt3*tt2*/tt1*tt0))
D 플립플롭(2)의 데이타 입력은 프로그램디바이스(1)의 sharedout 출력에 연결되므로 sharedout이 1이고 tp가 0에서 1로 바뀌면 D 플립플롭(2)의 shared 출력은 1값을 갖는다.
D 플립플롭(3)의 데이타 입력은 프로그램디바이스(1)의 dirtyout 출력에 연결되므로 dirtydout이 1이고 tp가 0에서 1로 바뀌면 플립플롭(3)의 dirty 출력은 1값을 갖는다.
Sninhib가 1일때 tp-20이 0에서 1로 바뀌면 플립플롭(4)의 clr* 출력이 0값으로 바뀌고 shared와 dirty는 모두 0값으로 바뀐다.
이와 같이 본 발명은 프로그램디바이스로부터 출력되는 각각의 SNINHIB, SHAREDOUT, DIRTYPUT 신호에 의해 D 플립플롭의 출력을 1 또는 0값으로 변화시켜 SHARED와 DIRTY를 모두 0값으로 바뀌게 함으로써 캐쉬데이타의 공유상태와 변경상태를 다른 캐쉬에게 알려주므로써 캐쉬데이타 코히런스를 유지해주는 그 효과가 있는 것이다.
Claims (2)
- 펜디드 데이타 전송방식으로 전송되는 전송방식을 감시하여 캐쉬데이타 코히런스를 유지하는 스높 제어기에 있어서, TAGHIT, STATE1, STATE0, TT3 내지 TT0 신호를 받아들여 이 신호들을 논리조합하여 각각의 SNINHIB, SHAREDOUT, DIRTYOUT 신호를 생성시키는 프로그램디바이스(1)와, 상기 프로그램디바이스(1)로부터 출력되는 각각 SHAREDOUT, DIRTYOUT 신호에 의해 SHARED, DIRTY의 출력이 1값을 갖도록 하는 D 플립플롭(FF1), (FF2)과 SNINHIB 신호에 의해 출력을 0값으로 변화시켜서 SHARED와 DIRTY는 모두 0값으로 바뀌게 하는 D 플립플롭(FF3)으로 구성하여 캐쉬데이타의 공유상태와 변경상태를 다른 캐쉬에게 알려주어 캐쉬데이타 코히런스를 유지할 수 있도록 함을 특징으로 하는 캐쉬 데이타의 공유상태 및 변경상태를 알리는 회로.
- 제 1 항에 있어서, 상기 프로그램디바이스(1)는 TAGHIT, STATE1, STATE0, TT3 내지 TT0 신호를 입력받아 각각의 SNINHIB, SHAREDOUT, DIRTYOUT 신호를 출력하도록 한 것을 특징으로 하는 하는 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025589A KR940005779B1 (ko) | 1991-12-31 | 1991-12-31 | 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025589A KR940005779B1 (ko) | 1991-12-31 | 1991-12-31 | 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014038A KR930014038A (ko) | 1993-07-22 |
| KR940005779B1 true KR940005779B1 (ko) | 1994-06-23 |
Family
ID=19327075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025589A KR940005779B1 (ko) | 1991-12-31 | 1991-12-31 | 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005779B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3578385B2 (ja) * | 1998-10-22 | 2004-10-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ、及びレプリカ同一性保持方法 |
-
1991
- 1991-12-31 KR KR1019910025589A patent/KR940005779B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014038A (ko) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6401176B1 (en) | Multiple agent use of a multi-ported shared memory | |
| US4733346A (en) | Data processor with multiple register blocks | |
| US4161024A (en) | Private cache-to-CPU interface in a bus oriented data processing system | |
| KR860000592A (ko) | 정상 및 고속실행 모우드를 가진 퍼스널 컴퓨터 | |
| KR970007269B1 (ko) | 선택적 개시 버스트를 구비한 버스 마스터 | |
| US5579492A (en) | Data processing system and a method for dynamically ignoring bus transfer termination control signals for a predetermined amount of time | |
| RU2067314C1 (ru) | Система для обработки запросов на доступ к шине | |
| JPH04343151A (ja) | メモリアクセス装置 | |
| KR100403995B1 (ko) | 작은 하드웨어 규모로 많은 인터럽트 처리에 유연하게대응하는인터럽트제어장치 | |
| US5463756A (en) | Memory control unit and associated method for changing the number of wait states using both fixed and variable delay times based upon memory characteristics | |
| US6314499B1 (en) | Non-preemptive memory locking mechanism in a shared resource system | |
| US5175826A (en) | Delayed cache write enable circuit for a dual bus microcomputer system with an 80386 and 82385 | |
| KR940005779B1 (ko) | 캐쉬데이타의 공유상태 및 변경상태를 알리는 회로 | |
| EP0337385A2 (en) | Cache memory controller associated with a microprocessor | |
| EP0437712B1 (en) | Tandem cache memory | |
| US5539916A (en) | DMA control for continuing transfer to input/output device in a cycle steal mode | |
| US5638528A (en) | Data processing system and a method for cycling longword addresses during a burst bus cycle | |
| KR950020197A (ko) | 마스타(Master)와 슬레이브 프로세서들(slaves)간의 통신회로 | |
| US5548774A (en) | Microcomputer system providing time management enabling control and acquisition of data indicative of condition changes occurring at high speed | |
| KR940005777B1 (ko) | Fifo를 사용한 캐쉬디렉터리 변경회로 | |
| KR950000125B1 (ko) | 듀얼 포트램을 이용한 at-버스와 입출력 콘트롤러 프로세서의 인터페이스 회로 | |
| US6499087B1 (en) | Synchronous memory sharing based on cycle stealing | |
| KR940005778B1 (ko) | 공유상태의 캐쉬데이타의 액세스 중재회로 | |
| KR940011050B1 (ko) | 외부 멀티뱅크형 캐쉬메모리 장치 및 그 제어방법 | |
| KR890006509Y1 (ko) | 마이크로 프로세서 시스템의 데이타 교환 제어신호 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020529 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |