KR940005584Y1

KR940005584Y1 - Detecting circuit of motor position

Info

Publication number: KR940005584Y1
Application number: KR92000132U
Authority: KR
Inventors: 김석우
Original assignee: 이희종; 금성산전 주식회사
Priority date: 1992-01-08
Filing date: 1992-01-08
Publication date: 1994-08-19
Also published as: KR930018584U

Abstract

내용 없음.No content.

Description

Motor position detection circuit

제1도는 종래의 모터 위치 검출 회로도.1 is a conventional motor position detection circuit diagram.

제2도는 본 고안이 모터 위치 검출 회로도.2 is a circuit diagram of a motor position detection circuit of the present invention.

제3도는 제2도의 각 부 파형도.3 is a view of each sub waveform of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 카운트 제어부 11 : 카운터10: count control unit 11: counter

12 : 버퍼 13 : 씨피유12: buffer 13: C

본고안은 피엘씨(PLC)의 위치 결정 유닛에 사용되는 수동 펄스 발생기에 관한 것으로, 특히 미세한 위치제에를 위해 수동 펄스 발생기를 사용할 때 출력 펄스를 카운팅함으로써 펄스의 양을 확인하는데 적당하도록한 모터 위치 검출회로에 관한 것이다.This paper relates to a manual pulse generator used in a positioning unit of a PLC (PLC), particularly a motor that is suitable for checking the amount of pulse by counting the output pulses when using the manual pulse generator for fine positioning. It relates to a position detection circuit.

일반적으로 사용되고 있는 종래의 피엘씨에서의 모터 제어회로는 제1도에 도시한 바와 같이 위치 결정 유니트를 사용한 모터 제어를 하는데 있어서, 미세한 위치의 제어가 필요할 경우 수동 펄스 발생기(6)를 이용하여 모터부(5)에 펄스 열 신호를 가하게 되는데 이때 상기 수도 펄스 발생기(6)로부터 출력되는 펄스의 양을 카운팅함으로써 사용자가 모터의 정확한 위치를 알 수 있도록 한다.The motor control circuit in the conventional PLC that is generally used is to control the motor using the positioning unit as shown in FIG. 1, and when the fine position control is required, the motor is operated using the manual pulse generator 6. A pulse train signal is applied to the unit 5, at which time the user can know the exact position of the motor by counting the amount of pulses output from the water pulse generator 6.

상기와 같이 구성되는 종래의 회로에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.Referring to the operation and problems with respect to the conventional circuit configured as described above in detail as follows.

종래 수동 펄스에 의한 모터의 구동에서는 수동 펄스 발생기(6)로부터 발생되는 A상 또는 B상 신호의 위상차에 의해 모터부(5)에 정회전 또는 역회전 펄스를 가해준다.In the conventional driving of a motor by a manual pulse, a forward or reverse rotation pulse is applied to the motor unit 5 by the phase difference of the A-phase or B-phase signal generated from the manual pulse generator 6.

즉, A상이 B상보다 위상이 90°빠르면 정회전 펄스가 모터부(5)에 출력되고 반대로 A상이 B상보다 위상이 90°늦으면 역회전 펄스가 모터부(5)에 출력된다.That is, when the phase A is 90 degrees faster than the phase B, the forward rotation pulse is output to the motor unit 5, and conversely, when the phase A is 90 degrees later than the phase B, the reverse rotation pulse is output to the motor unit 5.

그러나, 상기와 같은 회로는 위치 결정 유니트(3)에 수동 펄스 발생기(6)를 부착하여 사용할 경우 단순히 펄스만을 출력하여 모터를 제어하기 때문에 모터의 정확한 위치를 파악할 수 없게 된다.However, in the above circuit, when the manual pulse generator 6 is attached to the positioning unit 3 and used, it is impossible to determine the exact position of the motor because it simply outputs a pulse to control the motor.

이에 따라 본 고안은 상기와 같은 종래 회로의 결함을 해결하기 위하여 피엘씨 위치 결정 유니트에 사용되는 수동 펄스 발생기의 펄스 출력을 카운트하는 수동 펄스 발생기 카운터 장치 및 이를 포함하는 피엘씨 시스템을 안출한 것으로 이를 상세히 설명하면 다음과 같다.Accordingly, the present invention devised a passive pulse generator counter device for counting the pulse output of the passive pulse generator used in the PLC positioning unit to solve the defects of the conventional circuit as described above, and a PLC system including the same. It will be described in detail as follows.

제2도는 본 고안의 회로도로서 이에 도시한 바와 같이 수동 펄스 발생기의 A상 및 B상 신호를 입력하여 B상 신호에 따라 세트 또는 리세트되는 플립플롭(FF1)과, A상 신호를 입력으로 하고 B상 신호를 클럭으로 하는 플립플롭(FF2)과, 상기 플립플롭(FF1, FF2) 및 A상 신호를 논리조합하여 A상 신호가 B상 신호보다 90°앞서면 카운터에 대한 상승 카운트 제어신호를 발생하고, A상 신호가 B상 신호보다 90°뒤지면 카운터에 대한 하강 카운트 제어신호를 발생하는 카운터 제어부(10)와, 상기 카운트 제어부(10)로 부터의 제어신호를 입력하여 그 제어에 따라 업/다운 계수를 하는 카운터(11)와, 상기 카운터의 데이타를 일시 저장하는 버퍼(12)와, 상기 카운터(11)에 의해 계수된 펄스 수 만큼의 값을 메모리에 저장되어 있는 모터의 위치 데이타에 가산 또는 감산하여 그 값으로부터의 정확한 위치를 판별하는 씨피유(13)로 구성된다.2 is a circuit diagram of the present invention, as shown therein, the A- and B-phase signals of the passive pulse generator are inputted, and the flip-flop FF1 and A-phase signals are set or reset in accordance with the B-phase signals. The flip-flop FF2 having the B-phase signal as a clock and the flip-flops FF1 and FF2 and the A-phase signal are logically combined to generate a rising count control signal for the counter when the A-phase signal is 90 ° ahead of the B-phase signal. When the A-phase signal is 90 DEG behind the B-phase signal, the counter control unit 10 generates a falling count control signal for the counter, and inputs a control signal from the count control unit 10, and increases the control signal from the counter control unit 10 according to the control. A counter 11 for counting down / down, a buffer 12 temporarily storing the data of the counter, and values corresponding to the number of pulses counted by the counter 11 are stored in the position data of the motor stored in the memory. Add or subtract its value It consists ssipiyu 13 to determine the exact position from.

상기와 같이 구성한 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the circuit of the present invention configured as described above in detail as follows.

수동 펄스 발생기로부터 발생된 A상 펄스신호와 B상 펄스 신호가 앤드 게이트(AD1)에 입력되고 앤드 게이트(AD2)에는 A상 펄스신호와 반전기(I1)를 거친 B상 펄스 신호가 입력된다.The A-phase pulse signal and the B-phase pulse signal generated from the passive pulse generator are input to the AND gate AD1, and the A-phase pulse signal and the B-phase pulse signal passing through the inverter I1 are input to the AND gate AD2.

앤드 게이트(AD1, AD2)의 출력신호가 각각 플립플롭(FF1)의 리세트 단자(R) 및 세트 단자(S)로 입력되어 세트 단자(S)에는 하이의 신호를, 리세트 단자(R)에는 로우의 신호를 입력하면 출력(Q)이 하이, 그 반전 출력(Q')이 로우로 되고, 만일 세트 단자(S)에 로우, 리세트 단자(R)에 하이의 신호가 입력되면 출력(Q)은 로우, 반전출력(Q')을 하이가 된다.The output signals of the AND gates AD1 and AD2 are input to the reset terminal R and the set terminal S of the flip-flop FF1, respectively, and a high signal is supplied to the set terminal S, and the reset terminal R is applied. When the low signal is inputted, the output Q is high and its inverted output Q 'is low.If the low signal is input to the set terminal S and the high signal is input to the reset terminal R, the output ( Q) goes low and the inverting output Q 'goes high.

또한 A상의 펄스 신호를 D플립플롭(FF2)의 클럭신호(CLK)로, B상의 펄스 신호를 입력신호(D)로 가하게 되면 상기 A상의 펄스 신호가 상승에지에서 B상의 펄스신호의 상태가 출력단자(Q)로 출력되고 반전출력단자(Q')로는 반전 신호가 출력된다.In addition, if the pulse signal of phase A is applied to the clock signal CLK of the D flip-flop FF2 and the pulse signal of phase B to the input signal D, the pulse signal of the phase A is rising and the state of the pulse signal of the phase B is output. The inverted signal is outputted to the terminal Q and the inverted output terminal Q '.

반전기(I2)의 출력신호와 RS 플립플롭(FF1)의 출력 신호(Q) 및 D플립플롭(FF2)의 반전출력신호(Q')가 낸드게이트(ND1)에 입력되고 반전기(I2)의 출력신호와 RS플립플롭(FF1)의 반전출력신호(Q') 및 D플립플롭(FF2)의 출력신호(Q)가 낸드 게이트(ND2)를 통해 논리 조합되어 출력신호를 만든다.The output signal of the inverter I2, the output signal Q of the RS flip-flop FF1, and the inverted output signal Q 'of the D flip-flop FF2 are input to the NAND gate ND1, and the inverter I2 The output signal of and the inverted output signal Q 'of the RS flip flop FF1 and the output signal Q of the D flip flop FF2 are logically combined through the NAND gate ND2 to form an output signal.

한편, 상기 낸드 게이트(ND1, ND2)의 출력신호가 낸드 게이트(ND3)에 입력되고 그 출력은 D플립플롭(FF2)의 반전 출력신호(Q')와 함께 낸드 게이트(ND4)에 입력되고, 상기 낸드 게이트(ND3)의 출력신호와 상기 D플립플롭(FF2)의 출력신호는 낸드 게이트(ND5)에 가해진다.Meanwhile, the output signals of the NAND gates ND1 and ND2 are input to the NAND gate ND3, and the outputs thereof are input to the NAND gate ND4 together with the inverted output signal Q 'of the D flip-flop FF2. The output signal of the NAND gate ND3 and the output signal of the D flip-flop FF2 are applied to the NAND gate ND5.

한편, 카운터(11)는 A상의 펄스 신호가 B상의 펄스 신호를 90°앞선 경우에는 UP 카운트 동작을 하고, A상의 펄스 신호가 B상의 펄스신호보다 90°뒤진 경우에는 다운 카운트 동작을 하며 낸드 게이트(ND4, ND5)에서 발생하는 업, 다운 신호는 A상 펄스가 로우로 떨어지는 시점에서 발생한다.On the other hand, the counter 11 performs the UP count operation when the pulse signal of the phase A is 90 ° ahead of the pulse signal of the B phase, and performs the down count operation when the pulse signal of the phase A is 90 ° behind the pulse signal of the B phase. The up and down signals generated at (ND4, ND5) are generated when the A phase pulse falls low.

따라서 업 카운트일 경우에는 낸드 게이트(ND5)의 출력신호가 하이의 상태를 유지하고, 다운 카운트의 경우에는 낸드 게이트(ND4)의 출력신호가 하이의 상태를 유지하여 UP/DOWN 카운터(11)의 조건을 만들어준다.Therefore, in the case of the up count, the output signal of the NAND gate ND5 maintains the high state, and in the case of the down count, the output signal of the NAND gate ND4 maintains the high state so that the UP / DOWN counter 11 Create a condition.

카운터(11)에 의해 카운트된 펄스는 버퍼(12)를 통해 씨피유(13)로 전송되며 이때 씨피유(13)로 D플립플롭(FF2)의 출력(Q) 및 반전출력(Q')이 입력되어 업 카운트일 경우에는 출력이 로우가 되고 반전출력이 하이가 되며, 다운 카운트의 경우에는 이와는 반대가 되므로 카운터(11)에서 카운트된 펄스의 수가 업 카운트 또는 다운 카운트인지를 확인하여 카운트된 펄스의 수 만틈 메모리에 할당되어 있는 현재의 위치에 대한 정보 버퍼(12)로부터 현재 위치를 읽어 내어 업 카운트일 경우에는 가산, 다운 카운트일 경우에는 감산을 하여 이를 다시 경보 버퍼(12)에 저장하고 이 버퍼(12)의 내용은 프로그래밍 툴을 의해 읽어낸다.The pulse counted by the counter 11 is transmitted to the CPI 13 through the buffer 12. At this time, the output Q of the D flip-flop FF2 and the inverted output Q 'are input to the CPI 13. In the case of up count, the output goes low and the inverted output goes high. In the case of down count, this is the opposite. Therefore, the counter 11 checks whether the number of pulses counted in the counter 11 is up count or down count. The current position is read from the information buffer 12 for the current position allocated to the memory, and it is added if it is an up count, subtracted if it is a down count, and stored again in the alarm buffer 12, and this buffer ( The contents of 12) are read by the programming tool.

한편, 제3도는 상기 제2도의 각 부에서의 파형도이다.3 is a waveform diagram in each part of the said FIG.

따라서 본 고안은 수동 펄스 발생기에서 출력된 펄스의 수에 의한 현재 위치의 변화량을 알지 못할 경우 다음 위치로 이동할 때 변화량 만큼의 오차가 누적되어 정확한 위치의 결정이 불가능하던 문제점을 수동 펄스로부터 입력되는 A상 B상 신호를 가지고 업 또는 다운 신호를 만들어내며 그 신호를 업/다운 카운터를 사용하여 카운팅함으로써 수동 펄스 발생기에 의해 가해진 정확한 위치의 결정이 가능하게 된다.Therefore, the present invention does not know the amount of change in the current position by the number of pulses output from the manual pulse generator. By generating an up or down signal with a phase B phase signal and counting the signal using an up / down counter, it is possible to determine the exact position applied by the manual pulse generator.

이상에서와 같이 본 고안은 피엘씨 결정 유니트에 사용되는 수동 펄스 발생기의 펄스 출력을 카운트하는 수동 펄스 발생기에 카운터장치에 의해 모터의 정확한 위치를 파악할 수 있게 해준다.As described above, the present invention allows the manual pulse generator to count the pulse output of the manual pulse generator used in the PLC determination unit so as to determine the exact position of the motor by the counter device.

Claims

A flip-flop FF1 that is set or reset in accordance with the B-phase signal by inputting the A-phase and B-phase signals of the manual pulse generator, and a flip-flop FF2 that uses the A-phase signal as a clock and a B-phase signal as a clock; Logic combination of the flip-flops (FF1, FF2) and the A-phase signal generates a rising count control signal for the counter when the A-phase signal is 90 ° ahead of the B-phase signal, and the A-phase signal is 90 ° behind the B-phase signal. A counter control unit 10 for generating a falling count control signal for the ground counter, a counter 11 for inputting a control signal from the count control unit 10 to perform a down / down counting according to the control, and the counter The buffer 12 temporarily storing the data of the data and the number of pulses counted by the counter 11 are added or subtracted from the position data of the motor stored in the memory to determine the exact position of the motor from the value. With CFIU (13) to say Motor position detection circuit.