KR940005548Y1

KR940005548Y1 - Auto-rewinding signal circuit for vcr

Info

Publication number: KR940005548Y1
Application number: KR2019910020560U
Authority: KR
Inventors: 양병한
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-11-27
Filing date: 1991-11-27
Publication date: 1994-08-18
Also published as: KR930011867U

Abstract

내용 없음.No content.

Description

VSI automatic rewind signal generator

제1도는 본 고안 브이시알 겸용 티브이의 자동 리와인드 신호 발생 회로도.1 is an automatic rewind signal generation circuit diagram of the present invention VSI combined TV.

제2도는 제1도의 각부 파형도.2 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

3 : 비교부 4 : 스위칭부3: comparison unit 4: switching unit

5 : 지연부 6 : 모타 제어부5: delay unit 6: motor control unit

본 고안은 브이시알 겸용 티브이의 자동 리와인드(rewind) 신호 발생회로에 관한 것으로, 특히 기존의 브이시알 겸용 티브이에서의 테이프 프로그램이 종래되더라도 테이프의 플레이 동작이 종료되어야만 자동 리와인드 기능이 동작되는 것을 개선하여 테이프의 프로그램이 종료되면 자동적으로 리와인드 기능이 동작되도록 한 브이시알 겸용 티브이의 자동 리와인드 신호 발생회로에 관한 것이다.The present invention relates to an automatic rewind signal generation circuit of a VSI combined TV, and in particular, even when a tape program in a conventional TV combined TV is conventional, the automatic rewind function is improved only when the play operation of the tape is finished. The present invention relates to an automatic rewind signal generation circuit of a VSI-TV which automatically operates the rewind function when the tape program is terminated.

종래 브이시알 겸용 티브이 또는 브이시알의 자동 리와인드 기능을 테이프의 플레이가 종료된 것을 기구적으로 판단 혹은 회로적으로 판단하여 자동 리와인드 시키도로 구성되며 동작하도록 되어 있었다.In the related art, the automatic rewind function of the VSI combined TV or the VSI is automatically configured to operate automatically and rewind by mechanically or circuitry determining that the play of the tape is finished.

즉, 테이프의 플레이가 완전히 종료되었을때만 자동 리와인드 시키도록 되어 있다.In other words, it will automatically rewind only when the tape has finished playing.

그러나, 이러한 종래의 리와인드 기능은 테이프의 플레이가 완전히 종료되었을때만 자동 리와인드를 실행하는데, 통상 테이프에 수록된 프로그램이 테이프의 면 끝까지 수록되어 있지 않기 때문에 리와인드 기능 자체의 유용성이 없어지는 문제점이 발생하였다.However, such a conventional rewind function executes automatic rewind only when the play of the tape is completely terminated. However, since the program recorded on the tape is not recorded all the way to the end of the tape, the rewind function itself is lost.

본 고안은 이와 같은 종래의 문제점을 시정 보완하기 위해 안출된 것으로, 본 고안의 목적은 수평 동기신호의 유무를 검출하고 그 결과에 따라 테이프의 프로그램 종료를 판단하여 자동적으로 리와인드 시키도록 브이시알 자동 리와인드 신호 발생회로를 제공함에 있다.The present invention was devised to correct such a conventional problem, and an object of the present invention is to detect the presence of a horizontal synchronizing signal and to automatically rewind the VSI to determine the program termination of the tape according to the result. It is to provide a signal generating circuit.

이하, 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안 브이시알 자동 리와인드 신호 발생회로 구성도로서, 브이시알로 부터 영상신호를 입력받아 크로마 및 편향 처리를 하기위한 크로마 및 편향처리부(1)와, 상기 크로마 및 편향처리부(1)로 부터 출력된 수평동기 신호를 적분하여 직류전압으로 출력하는 적분회로부(2)와, 상기 적분회로부(2)에서 출력된 직류전압을 버퍼링하고 그 버퍼링된 전압을 제너전압과 비교하여 그 결과값을 출력하는 비교부(3)와, 상기 비교부(3)의 출력에 따라 전압(Vcc)를 스위칭 출력하는 스위칭부(4)와, 상기 스위칭부(4)의 제1출력에 따라 구동이 제어되어 스위칭부(4)의 제2출력을 소정지연 출력하는 지연부(5)와, 상기 지연부(5)의 출력에 따라 모터의 구동을 제어하는 모터제어부(6)와, 테이프에 기록된 신호를 신호처리하여 상기 크로마 및 편향처리부(1)에 수평동기 신호를 검출할 수 있도록 인가하는 신호처리부(7)로 구성하였다.FIG. 1 is a schematic diagram of a VSA automatic rewind signal generation circuit of the present invention. The integrated circuit unit 2 for integrating the horizontal synchronous signal outputted from and outputting the DC voltage, and buffering the DC voltage output from the integrated circuit unit 2 and comparing the buffered voltage with the Zener voltage to output the result value. The comparator 3, the switching part 4 for switching the voltage Vcc according to the output of the comparator 3, and the driving is controlled according to the first output of the switching part 4 A delay unit 5 for outputting a predetermined delay of the second output of the unit 4, a motor control unit 6 for controlling the driving of the motor in accordance with the output of the delay unit 5, and a signal recorded on the tape Horizontal synchronization with the chroma and deflection processing unit 1 It consists of a signal processing part 7 applied so that a signal can be detected.

상기에서 지연부(5)는 수평 동기신호가 있을 경우에는 모터 제어부(6)로 하여금 테이프 프로그램을 진행하도록 신호를 출력하고, 수평동기신호가 없을 경우에는 설정된 시간만큼 지연된 후 모터 제어부(6)로 하여금 리와인드 기능을 수행하도록 신호출력을 하는 것을 특징으로 한다.In this case, the delay unit 5 outputs a signal to the motor control unit 6 to proceed with the tape program when there is a horizontal synchronizing signal, and if there is no horizontal synchronizing signal, the delay unit 5 is delayed by a predetermined time and then sent to the motor control unit 6. And a signal output to perform the rewind function.

이와 같이 구성한 본 고안 브이시알 자동 리와인드 신호 발생회로의 작용, 효과를 첨부한 도면 제2도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figure 2 attached to the operation and effects of the present invention VSI automatic rewind signal generation circuit configured as described above is as follows.

먼저, 모터 제어부(6)의 구동에 따라 테이프의 플레이가 진행되면 브이시알 내의 신호처리부(7)는 테이프에 기록된 영상신호를 읽어들여 소정의 신호처리를 한후 티브이내의 크로마 및 편향처리부(1)에 인가한다.First, when the play of the tape proceeds according to the driving of the motor control unit 6, the signal processing unit 7 in the VSI reads out the video signal recorded on the tape and performs predetermined signal processing, and then the chroma and deflection processing unit 1 in the TV 1 ) Is applied.

이에따라 크로마 및 편향처리부(1)는 입력되는 신호로 부터 크로마처리와 편향처리를 함과 아울러 수평동기 신호를 검출하여 그 결과 신호를 출력하게 된다.Accordingly, the chroma and deflection processing unit 1 performs chroma processing and deflection processing from the input signal, detects a horizontal synchronization signal, and outputs a result signal.

상기 크로마 및 편향처리부(1)로 부터 출력된 신호를 적분회로부(2)는 저항(R1), 콘덴서(C2)로 적분을 하여 출력시키게 되는데, 여기서 신호처리부(7)에서 재생되는 신호에는 수평동기신호가 있을 경우(영상신호 있을때)와 수평동기 신호가 없는 경우(영상신호 없을때)로 대별된다.The integrating circuit unit 2 integrates the signal output from the chroma and deflection processing unit 1 into the resistor R1 and the condenser C2, and outputs the integrated signal to the signal reproduced by the signal processing unit 7. It is divided into when there is a signal (when there is a video signal) and when there is no horizontal sync signal (when there is no video signal).

즉, 테이프에 프로그램이 녹화된 상태이면 크로마 및 편향처리부(1)에서는 제2a도와 같은 수평동기 신호를 검출하여 출력하게 되고, 그 버퍼링된 전압은 콘덴서(C3)를 통한후 제너다이오드(ZD1)에 의해 제너전압과 비교를 하게 된다.That is, when the program is recorded on the tape, the chroma and deflection processing unit 1 detects and outputs a horizontal synchronous signal as shown in FIG. 2a, and the buffered voltage passes through the capacitor C3 to the zener diode ZD1. This is compared with Zener voltage.

이때 재생되는 신호에 동기신호가 존재할 경우에는 제2c도에 도시한 바와 같이 적분회로부(2)의 출력전압이 제너전압보다 높게 되어 제너다이오드(ZD1)는 도통되며, 이로 인해 스위칭부(4)의 트랜지스터(Q2)의 베이스단이 하이가 됨으로써 트랜지스터(Q2)는 턴-오프된다.At this time, when the synchronization signal is present in the reproduced signal, as shown in FIG. 2C, the output voltage of the integrating circuit unit 2 is higher than the zener voltage, and the zener diode ZD1 is turned on, thereby causing the switching unit 4 The transistor Q2 is turned off by turning the base end of the transistor Q2 high.

상기한 트랜지스터(Q2)가 턴-오프됨으로써 로우전압이 트랜지스터(Q3)의 베이스 및 지연부(5)의 구동단자(B)에 각각 입력된다.As the transistor Q2 is turned off, a low voltage is input to the base of the transistor Q3 and the driving terminal B of the delay unit 5, respectively.

이에따라 트랜지스터(Q3)는 베이스단자의 저전위에 의해 턴-오프되며, 이로인해 트랜지스터(Q3)의 콜렉터단의 하이전압(Vcc)이 지연부(5)의 리세트 단자(A)으로 인가된다.Accordingly, the transistor Q3 is turned off by the low potential of the base terminal, whereby the high voltage Vcc of the collector terminal of the transistor Q3 is applied to the reset terminal A of the delay unit 5.

따라서 지연부(5)는 구동단자(B)에 인가되는 로우신호에 따라 지연동작을 하지 않게 되며, 리세트 단자(A)에 인가되는 하이 전위에 의해 리세트 되고, 리와인드 제어단자(C)로 로우신호를 출력시키게 된다.Accordingly, the delay unit 5 does not perform a delay operation according to the low signal applied to the driving terminal B, is reset by the high potential applied to the reset terminal A, and is reset to the rewind control terminal C. Outputs a low signal.

상기한 지연부(5)의 리와인드 제어단자(C)로 부터 출력된 로우신호에 의해 모터 제어부(6)는 현상태를 계속 유지하면서 플레이를 하게 된다.By the low signal output from the rewind control terminal C of the delay unit 5, the motor control unit 6 continues to maintain the current state.

즉, 재생되는 신호로 부터 수평동기신호가 검출된 경우에는 테이프의 프로그램이 플레이중심으로 계속해서 현상태로 플레이를 하게되는 것이다.In other words, when a horizontal synchronizing signal is detected from the signal to be reproduced, the program of the tape continues to be played in the present state at the play center.

다음으로 프로그램이 종료되거나 수평 동기 신호가 순간적으로 불안한 상태일 경우에는 크로마 및 편향처리부(1)는 수평동기신호를 검출하지 못하거나 불안한 상태의 수평동기신호를 출력시키게 된다.Next, when the program ends or the horizontal synchronization signal is momentarily unstable, the chroma and deflection processing unit 1 does not detect the horizontal synchronization signal or outputs the horizontal synchronization signal in an unstable state.

그 출력을 적분회로부(2)는 콘덴서(C1)를 통해 저항(R1) 및 콘덴서(C2)로 이루어진 적분기로 적분을 하여 비교부(3)에 입력시키게 된다.The integrated circuit unit 2 integrates the output into an integrator consisting of a resistor R1 and a capacitor C2 through the capacitor C1 and inputs it to the comparator 3.

비교부(3)는 적분회로부(2)로 부터 출력된 적분전압을 트랜지스터(Q1)로 버퍼링하여 출력하게 되며, 그 버퍼링된 전압을 제너다이오드(ZD1)에서 제너전압과 비교를 한다.The comparator 3 buffers and outputs the integrated voltage output from the integrating circuit unit 2 to the transistor Q1, and compares the buffered voltage with the zener voltage at the zener diode ZD1.

이때 제2d도에 도시한 바와같이 수평동기신호가 없거나 순간적인 동기불안인 경우에는 적분전압이 제너전압보다 낮게 되므로 제너다이오드(ZD1)는 오프된다.In this case, as shown in FIG. 2D, when there is no horizontal synchronization signal or instantaneous synchronization instability, the zener diode ZD1 is turned off because the integrated voltage becomes lower than the zener voltage.

따라서 스위칭부(4)의 트랜지스터(Q2)는 베이스 단자에 인가되는 저전위에 의해 턴-온되어 하이 상태의 전압(Vcc)을 콜렉터를 통해 트랜지스터(Q3)의 베이스단 및 지연부(5)의 구동단자(B)에 각각 인가한다.Accordingly, the transistor Q2 of the switching unit 4 is turned on by a low potential applied to the base terminal, and the base terminal of the transistor Q3 and the delay unit 5 are driven through the collector of the high voltage Vcc. Apply to terminal B, respectively.

이에따라 트랜지스터(Q3)도 베이스단에 인가된 고전위에 의해 도통되어 전압(Vcc)을 에미터를 통해 접지로 바이패스시키게 되어 그의 콜렉터단은 로우가 되며, 따라서 지연부(5)의 리세트 단자(A)로 로우신호가 인가된다.Accordingly, the transistor Q3 is also conducted by the high potential applied to the base terminal, thereby bypassing the voltage Vcc to the ground through the emitter, and the collector terminal thereof becomes low, and thus the reset terminal of the delay unit 5 ( A low signal is applied to A).

한편, 지연부(5)는 구동단자(B)에 인가된 하이전위에 의해 설정된 시간(N초)만큼 지연동작을 행하게 되며, 그 지연시간내에 리세트 단자(A)에 하이신호가 인가되지 않을 경우 지연시간후 리와인드 제어단자(C)를 통해 하이신호를 출력시켜 모터 제어부(6)에 인가된다.On the other hand, the delay unit 5 performs a delay operation for a time (N seconds) set by the high potential applied to the driving terminal B, and the high signal is not applied to the reset terminal A within the delay time. In this case, after the delay time, a high signal is output through the rewind control terminal C and applied to the motor controller 6.

이에 따라 모터 제어부(6)는 상기 리와인드 제어단자(C)로 부터 출력된 하이신호에 따라 자동 리와인드를 수행하게 되며, 이후 신호처리부(7), 크로마 및 편향처리부(1)를 통해 다시 수평동기신호가 검출되면 지연부(5)의 리와인드 제어단자(C)의 출력이 로우가 됨으로써 현재 리와인드된 상태의 플레이를 계속 수행하게 되는 것이다.Accordingly, the motor controller 6 performs automatic rewind according to the high signal output from the rewind control terminal C. Then, the motor control unit 6 again performs the horizontal synchronous signal through the signal processor 7, the chroma and the deflection processor 1. If is detected, the output of the rewind control terminal C of the delay unit 5 becomes low, thereby continuing to play the currently rewound state.

만약, 순간적인 동기불안으로 전술한 바와같이 지연부(5)의 구동단자(B)에 하이신호가 인가되고, 리세트 단자(5)에 로우신호가 인가된 상태에서 지연동작을 행하던 중 수평동기가 지연시간 이전에 회복이 되면 구동단자(B)는 로우신호가 인가되며 리세트 단자(A)는 하이신호가 리세트신호로 인가됨으로써 지연부(5)의 리와인드 제어단자(C)는 계속해서 로우신호를 출력시키게 되어 순간적인 동기불안시에 리와인드 동작을 행하지 않게 되는 것이다.If the high signal is applied to the driving terminal B of the delay unit 5 and the low signal is applied to the reset terminal 5 as described above due to instantaneous synchronization, the horizontal synchronization is performed. Is restored before the delay time, a low signal is applied to the driving terminal B, and a high signal is applied to the reset terminal A as a reset signal, so that the rewind control terminal C of the delay unit 5 continues. The low signal is output so that the rewind operation is not performed at the moment of synchronous instability.

이상에서 상세히 설명한 바와같이 본 고안은 종래의 테이프 재생중 테이프 플레이 동작이 완전히 완료되어야 자동 리와인드 시키므로 리와인드 본래 기능이 동작되기 전에 사용자가 인위적으로 리와인드를 시키는 문제점을 수평동기 신호의 유무에 따라 자동리와인드 시키므로서 해소할 수 있는 효과가 있다.As described in detail above, the present invention automatically rewinds when a tape play operation is completely completed during a conventional tape playback. There is an effect that can be eliminated.

Claims

A chroma deflection processing unit (1) which performs chroma and deflection processing on the reproduced video signal and detects a horizontal synchronizing signal, and an integrating circuit unit (2) which integrates the horizontal synchronizing signal detected from the chroma and deflection processing unit (1); A comparator 3 for buffering the integral voltage obtained from the integrator circuit 2 and comparing the zener voltage with a zener voltage and outputting a resultant signal; and a delay drive signal and a reset signal according to the output of the comparator 3; A switching unit 4 for switching and outputting the delay unit 5 and a delay unit 5 for generating a rewind signal according to the driving signal and the reset signal outputted from the switching unit 4 so that the motor control unit 6 rewinds. Automatic rewind signal generation circuit of VSI including a.

The transistor C1 of claim 1, wherein the comparator 3 buffers and outputs the integrated voltage of the integrated circuit 2, and the capacitor C3 smoothes the integrated voltage buffered from the transistor Q1. And a control diode (ZD1) for comparing the voltage smoothed by the condenser (C3) with a control voltage and outputting a resultant value.

2. The switching unit 4 of claim 1, wherein the switching unit 4 is configured by a first transistor Q2 for switching and outputting a driving signal of the delay unit 5 according to the output of the comparison unit 3, and the first transistor Q2. And a second transistor (Q3) for switching and outputting the reset signal in accordance with the switching output delay unit (5) driving signal.