KR940005379B1 - 아날로그 필터 회로 - Google Patents

아날로그 필터 회로 Download PDF

Info

Publication number
KR940005379B1
KR940005379B1 KR1019900021266A KR900021266A KR940005379B1 KR 940005379 B1 KR940005379 B1 KR 940005379B1 KR 1019900021266 A KR1019900021266 A KR 1019900021266A KR 900021266 A KR900021266 A KR 900021266A KR 940005379 B1 KR940005379 B1 KR 940005379B1
Authority
KR
South Korea
Prior art keywords
integrating
circuit
signal
amplifier
circuits
Prior art date
Application number
KR1019900021266A
Other languages
English (en)
Other versions
KR910013696A (ko
Inventor
치카시 나카가와라
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR910013696A publication Critical patent/KR910013696A/ko
Application granted granted Critical
Publication of KR940005379B1 publication Critical patent/KR940005379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

아날로그 필터 회로
제1도는 본 발명에 의한 아나로그 필터 회로의 일실시예를 나타낸 블록도.
제2도는 제1도에 의거한 구체회로의 구성예를 나타낸 회로도.
제3도는 제1도를 완전 차등형식으로 구성했을 경우의 회로도.
제4도 및 제5도는 본 발명에 의한 로패스필터의 블록도 및 회로도.
제6도 및 제7도는 본 발명에 의한 하이패스필터의 블록도 및 회로도.
제8도 및 제9도는 본 발명에 의한 밴드패스필터의 블록도 및 회로도.
제10도 및 제11도는 본 발명에 의한 노치필터의 블록도 및 회로도.
제12도 및 제13도는 본 발명에 올패스필터의 의한 블록도 및 회로도.
제14도는 본 발명자가 앞서 개방한 필터회로의 블록도.
제15도는 제14도의 필터회로를 Gm 증폭기에 의해 구성한 필터회로를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
X : 입력신호 Y : 출력신호
Tin : 입력단자 Tout : 출력단자
1 : 제1가감산회로 2 : 제2가감산회로
11 : 제4적분회로 12 : 제2적분회로
13 : 제1적분회로 14 : 제3적분회로
21, 22 : 계수기 31∼34 : Gm증폭기
41∼44 : 커패시터
본 발명은 귀환 기술에 의해 구성하는 아날로그 필터회로에 관한 것이다.
집적회로(IC)내로의 집적화에 적합한 필터구성 방법으로서 바이카드 방식이 있다. 바이카드 필터는 인덕턴스를 사용하지 않고, 증폭기와 그 귀환 기술을 사용하여 2차의 전달함수를 실현하는 회로를 조립하여 소망의 필터 특성을 합성하는 것이다. 이와 같은 필터는 예를 들어 SECAN 방식 컬러텔레비젼 수상기의 색신호처리에 사용되는 벨필터가 있다. 벨필터의 전달함수는
여기서 WO는 고유각주파수(4.286MHz), H는 이득계수(실수), S는 복소수, QP는 극선택도, QN은 영점선택도이다. 그리고, WO에서의 이득을 0dB로 하면, H=QN/QP로 된다.
(1)식을 만족하는 바이카드 방식의 필터를 당 발명자는 앞서 개발한 이 필터의 구성을 참고로 나타내면 제14도의 블록도로 된다. 제14도는 (1)식을 일반적으로 합성한 것이며, Tm은 입력 신호 X의 입력단자, Tout은 출력신호 Y의 출력단자이다. 구성은 2개의 적분회로(61, 62)와, 3개의 가감산회로(51∼53)와, 입력신호 X를 소정의 이득으로 인도하는 피드포워드 경로(11, 12, 13)와 출력신호 Y를 소정의 이득으로 귀환하는 귀환 경로 (14, 15, 16)로 이루어진다. 경로 11은 이득 H의 계수기(71)를 가지며, 경로 12는 이득 H/QN의 계수기(72)를 갖는다. 경로 13는 이득 1의 신호이다. 또 경로 15는 이득 1-(1/QP)의 계수기(73)를 가지며, 경로 14,경로 16는 이득 1의 선로이다.
이와 같은 블록도는 식(1)을 분해하여 그대로 인도된다.
제14도를 실현하는 실제의 회로를 제15도에 나타낸다. 제15도에 있어서, 81, 82는 차등회로형의 트랜스 콘덕턴스증폭기(이하 Gm 증폭기라고 함)이다. 입력신호(83)는 임피던스 변환과 계수기(71)의 기능을 겸한 증폭기(83)를 통해 전단 Gm 증폭기(81)의 제1입력단자(+)에 입력하고, 동 Gm 증폭기(81)의 한쪽의 출입단자에서 도출하여 후단 Gm 증폭기(82)의 제1입력단자에 입력한다. 후단 Gm 증폭기(82)의 출력 단자로부터의 신호를 임피던스 변환용 증폭기(84)를 통해 출력신호 Y가 얻어진다. 출력신호는 Y는 각기 Gm 증폭기(81,82)의 제2입력단자(-)에 귀환한다. 전단 Gm 증폭기(81) 및 후단 Gm 증폭기(82)는 각기 적분회로(61,62)에 대응하며, 전단 Gm 증폭기(81)의 출력단자에는 커패시터 91 및 92를 접속하고, 후단 Gm 증폭기(82)의 출력단자에는 커패시터(93)를 접속한다. 커패시터(91,92,93) 및 증폭기(84)는 제14도에 있어서의 각 경로 11∼16의 이득에 관여하고 있다.
상기에 있어서, Gm 증폭기(81)의 트랜스 콘덕턴스치를 gml, Gm 증폭기(82)의 트랜스 콘덕턴스치를 gm2, 커패시터(91,93)의 용량치를 각기 C1,C2,C3라고 하면, 제15도의 회로의 전달함수 T(S)는
로 되어 식(1)과 (2)를 비교하는 것으로, 즉시 각 상수가 구해진다.
여기서, C1+C2=C3=C0, gm1=gm2=gm0라고 하면,
이와 같이 바이카드 방식에 의한 IC 필터는 각종 파라미터가 용량비 등의 IC의 장기로하는 비관계에 의해 결정되므로 IC의 내장화에 적합하고, 매우 뛰어난 특성을 나타낸다. 그러나 실제의 회로에서는 다음에 설명하는 것과 같은 특성열화를 수반하는 점에서 개선을 요하는 과제가 있다.
제1의 문제는 기생 용량에 의한 영향이다. 기생 용량은 Gm 증폭기를 구성하는 트랜지스터의 콜렉터 서브스트레이트 용량, 콜렉터 베이스 용량이나 배선용량 등이다. 기생용량은 고임피던스의 부위에 발생했을때 커다란 영향를 미친다. 제15도에서는 점선으로 나타낸 위치에 발생하는 용량 CP1, CP3가 문제로 된다. 기생 용량 CP2는 커패시터 C1과 C2간의 접속점과 접지간에 발생하는 기생용량이며, CP3는 커패시터 C3와 Gm 증폭기(82)에 있어서의 제1입력단자(+)와의 접속점과 접지간에 발생하는 기생용량이다. 이와 같은 기생용량이 발생했을때의 전달함수 TP(S)는
로 표시된다. 식(5)를 (1)과 비교하면
로 된다.(6)식에 의하면 기생용량 CP3는 극고유각주파수 WP의 식에는 관계하고 있지만, 영점 고유각주파수 WN의 식에는 관계하고 있지 않다. 이 때문에 용량치를 제아무리 조정해도 극과 영점의 고유주파수 WP, WN을 WO에 일치시킬 수는 없다. 따라서 제15도와 같은 구성으로 바이카드 필터를 구성했을 경우, 특성의 어긋남이 발생하는 것을 피할 수 없다.
제2의 문제는 적분회로의 구성요소인 Gm 증폭기(81,82)는 차등회로형이며, 그 2입력이 사용되고 있지만, 이 경우의 입력신호가 제1입력단자와 제2입력단자로 대칭성이 없는 것이다. 즉, Gm 증폭기로서 에미터 결합타입의 트랜지스터회로 또는 게인셀타입의 차등증폭회로는 대칭성이 없는 2개의 입력신호가 입력될 경우, 일반적으로 주파수 특성이 열화에 버린다. 벨필터는 선택도 Q가 QP=16,으로 정해져 있고, 특히 극의 선택도가 높은 필터이다. 이 때문에 Gm 증폭기(81,82)가 차등적으로 동작하고 있지 않으면, 적분회로로서의 위상어긋남의 영향이 커져서, 필터 특성이 어긋나버린다.
제3의 문제는 이득 H의 증폭기(83)와 이득 1의 증폭기(84)에 의한 임피던스 변환 회로가 전압 출력회로이기 때문에, 용량을 전압으로 드라이브하는 형태(로패스필터) 이므로 전압출력 임피던스가 0으로 되어 버린다. 따라서, 임피더스 변환회로의 출력 임피던스와 용량에서 위상 지연이 발생하여 특성 어긋남이 생기게 된다. 특히, 귀환 경로 14∼16에 삽입되어 있는 이득 1의 증폭기(84)에서의 위상 지연은 벨필터처럼 Q가 높은 필터일 경우, 필터특성에의 영향이 크고, 최악의 경우 발진해 버리는 일이 있다.
이상 설명한 바와 같이 발명자가 앞서 개발한 바이카드 필터는 ① 기생용량의 영향에 의해 극과 0점이 어긋난다고 하는 문제가 있었다. 또, ② 입력신호의 비대칭성 및 임피던스 변환회로의 성질에 의해 소망의 필터 특성에 어긋난다고 하는 문제가 있었다.
본 발명은 상기 문제점을 제거하고 , 기생용량의 영향을 없애어 극과 0점의 어긋남을 작게하고, 주파수특성이 양호한 아날로그 필터회로의 제공을 목적으로 한다.
본 발명은 입력신호를 적분하는 제1적분회로와, 출력신호를 각기 적분하는 제2 및 제3적분회로와, 상기 제1 및 제2적분회로로부터의 신호와 입력신호를 가감산하는 제1가감산회로와, 이 제1가감산회로로부터의 신호를 적분하는 제4적분회로와, 상기 제3 및 제4적분회로로부터의 신호와 입력신호를 가감산하여 출력신호를 도출하는 제2가감산회로로 올패스필터 또는 벨필터를 구성한다.
또, 상기 구성을 기본으로 로패스필터(청구항 2), 하이패스필터(청구항 3), 노치필터(청구항 4) 및 밴드패스필터(청구항 5)를 구성한 것이다.
이와 같은 구성에 의하면 입력신호 X에 관한 신호를 제외하면, 모두 적분회로의 출력을 가감산하여 출력신호를 형성하고 있으며, 출력신호 Y를 저임피던스의 신호로서 가감산하는 일이 없다.
이렇게하는 것으로, ① 전달함수에 있어서의 각 계수항의 식은 고임피던스점에서의 기생용량이 본래의 적분용의 커패시터와 부수해서 존재하는 모양으로 표시되고, 본래의 적분용 커패시터를 조정하는 것으로, 기생용량의 필터특성에 영향을 없앨 수 있다. ② 차등회로의 정부의 극성을 이용한 가감산을 할 필요가 없어져서 Gm 증폭기가 차등적으로 동작하고 있지 않은 것에 의한 주파수 특성 어긋남이 회피된다, 이것에 의해 각 적분회로의 증폭기를 1입력 1출력형식으로 사용하여 완전차등형식의 필터를 실현한다.
또, 임피던스 변환회로가 불필요해져서 용량을 전압으로 드라이브하는 일이 없이 위상지연이 생기지 않는다.
이하 본 발명을 도시한 실시예에 의해 상세히 설명한다.
제1도는 본 발명에 의한 아날로그 필터회로의 일실시예를 나타낸 블록도이다. 제1도는 벨필터를 실현하는 구성이며, 입력단자 Tin에서 출력단자 Tout의 2차함수를 실현하는 주경로에, 입력신호 X의 피드포워드 경로 111및 112와, 출력신호 Y의 귀환경로 113및 114를 접속한다. 주경로에는 입력신호 X를 H배하여 적분하는 제1적분회로(13)와, 이 제1적분회로(13)의 출력, 경로 112로 부터의 신호 및 경로 113로부터의 신호를 반전하여 가산하는 제1가감산회로(1)와, 이 제1가감산회로(1)의 출력을 적분하는 제4적분회로(11)와, 이 제4적분회로의 출력, 경로 111로부터의 신호 및 경로 114로부터의 신호를 반전하여 가산하는 제2의 가감산회로(2)를 접속해 놓았다.
제2가감산회로(2)의 출력은 출력신호 Y로 된다. 경로 111는 입력신호 X를 H배하는 계수기(22)를 가지며, 112는 입력신호 X를 H(1/QP)배하는 계수기(21)를 가지고, 경로 113은 출력신호 Y를 적분하는 제2적분회로(12)를 가지며, 114는 출력신호 Y를 1/QP 배하여 적분하는 제3적분회로(14)를 각기 가지고 있다.
이상의 구성에 의해서도 (1)식의 전달함수를 달성한다.
(1)식에서 제1도의 블록을 구성할 수 있는 것을 설명한다. 먼저, 식(1)의 분모, 분자를 S2로 나눈다.
(7)식의 분모를 없애고,
(8)식의 좌변의 제3항을 우변으로 이동하여 정리하면
또한, (9)식의 좌변 제2항을 우변으로 이동하면
이 얻어진다. 이 (10)식은 제1도를 직접 나타내고 있다.
상기(10)식에 의하면 예를 들어 중괄호내의 가감산은 입력신호 X의 항을 제외하면 모두 적분회로의 출력, 즉 적분용량에 대한 전류계산으로 가감산하고 있다. 이것에 대해 제14도에서는 HX-Y와 같은 저임피던스의 신호를 가감산한다. "HX"에서 "Y"를 감산하는데는 저임피던스의 전압 "Y"가 필요하므로, 임피던스 변환회로가 필요했었다. 그러나, 본 발명의 구성에서는 상기 이유에 의해 임피던스 변환회로는 불필요하며, 용량을 전압으로 드라이브하는 일이 없고 위상 지연도 생기지 않는다.
또 상기와 같은 적분출력의 연산은 차등회로의 정부의 극성을 이용한 가감산과 달리, 결선으로 할 수 있다. 이 때문에 차등회로가 차등적동작을 하지 않는것에 의한 주파수특성 어긋남이 회피된다. 또, 각 적분회로의 증폭기는 1입력 1출력형식으로 되므로, 완전 차등형식으로 구성하여 차등형식에 의한 주파수특성의 개선을 도모할 수 있다.
제2도는 제1도에 의거하여 Gm 증폭기와 커패시터에 의해 IC내에 구성한 벨필터를 나타낸다.
제2도에 있어서, Gm 증폭기(33)는 제1적분회로(13)에 대응하며, Gm 증폭기(32)는 제2적분회로(12)에, Gm 증폭기(34)는 제3적분회로(14)에 Gm 증폭기(31)는 제4적분회로(11)에 각기 대응하고 있다. 단 Gm 증폭기 (33,31)은 트랜스 콘덕턴스치가 플러스로 표시되고 Gm 증폭기(32,34)는 마이너스로 표시된다. 각 Gm 증폭기(31,34)의 적분용량은 Gm 증폭기(33)의 출력단자에서 Gm 증폭기(31)의 입력단자를 있는 신호라인 L1과 입력신호 X의 입력단자 Tin과의 사이에 접속한 커패시터(41)와, 동 신호라인 L1과 기준전위점과의 사이에 접속한 커패시터(42)와, Gm 증폭기(31)의 출력단자와 Gm 증폭기(32)의 입력단자를 있는 신호라인 L2과 입력단자 Tin과의 사이에 접속한 커패시터(43)과, 동 신호라인 L2와 기준전위점과의 사이에 접속한 커패시터(44)로 이루어진다.
상기 각 Gm 증폭기(31,34)의 트랜스 콘덕턴스치를 각기 gm1, gm2, gm3, gm4 각 커패시터(41,44)의 용량치를 C1,C2,C3,C4로 하면, 그 전달함수 T(S)는
식(11)과 (1)을 비교하여,
로 된다, (12)식에 의해 제14도의 구성과 같이, 극과 0점의 파라미터 QP, QN이 용량비와 트랜스 콘덕턴스치비로 정해지고, IC내에의 내장에 적합하여 정밀도 좋은 값이 얻어지는 것을 알 수 있다. 각 상수는 gm1=gm2=gm0, C1+C2+C3+C4=C0라고 하면, WP=WN=WO이므로
다음에 제2도의 회로에 있어서, 기생 용량의 문제를 검토한다. 제2도에 있어서, 고임피던스의 곳은 신호라인 L1과 L2이다. 이 부분에 생기는 기생용량은 동 도면에 도시한 바와 같이, 커패시터 C2와 병렬로 CP2가 발생하며, 커패시터 C4와 병렬로 CP4가 발생한다. 이들 기생용량을 고려한 전달함수 TP(S)는
(14)식은 (11)식의 C2를 C2+CP2에, C4를 C4+CP4로 치환한 것 같다. 이것은 기생용량이 있어도, 본래의 용량 C2,C4를 기생용량 CP2와 CP4만큼 적게하는 것만으로 기생용량의 영향을 제거할 수 있는 것을 나타내고 있다.
다른 각도로 보면, 제2도의 구성에서는 (12)식에 나타낸 것처럼, 극과 0점의 고유주파수 WP, WN은 독립해서 설정할 수 있고, 따라서 기생용량에 의해 생긴 전달 파라미터의 어긋남을 임의로 맞추어 넣어서 소정의 특성으로 되돌렸다고 할 수 있다.
그리고, 제2도의 회로를 완전차등형식의 구성으로 하면 제3도처럼 된다. 이와 같은 구성에 의하면 +, -의 Gm 증폭기의 짝으로 이루어진 차등회로는 가상접지상태로 동작하므로, 주파수 특성이 현저하게 좋아져서 위상지연은 매우 적어진다. 이 때문에 적분회로로서 대략 이상적인 동작을 하여 필터 특성에 있어서의 어긋남의 발생이 적어진다. 그리고, 제3도에서 일단이 접지되어 있는 2조의 커패시터(42,44)는 가상 접지로 볼 수 있으므로 각기 하나의 용량으로 실현할 수 있다. 이 경우, 용량은 제3도의 용량치의 절반의 것이 각 Gm 증폭기(31,32)의 각 출력 사이에 하나씩 있으면 되며 IC화에 더욱 유리하다.
또한 제1도의 구성은 임피던스 변환회로가 없고, 특히 벨필터처럼 Q가 높을 경우에 생기기 쉬운 발진문제도 피할 수 있다.
또한 입력단자 Tin에 접속되는 커패시터 C1은 QP에 역비례하므로, Q치가 높아도 필터 입력측의 드라이브 임피던스에 의한 영향은 적다고 하는 이점이 있다.
그런데 여기서 주목할 점은 제1도(제2도)의 구성은 2차 전달함수의 일반형인 쌍 2차함수를 실현하고 있다. 이것은 벨필터뿐만 아니라 모든 2차 전달함수가 제1도 및 제2도를 최대구성으로 하여 실현가능한 것을 시사하고 있다. 예를 들어 로패스필터의 블록구성을 제4도에 나타내고, 그 구성예를 제5도에 나타낸다.
제4도 및 제5도에 있어서, 제1도 및 제2도의 각 구성요소와 공통의 요소에는 동일한 부호를 붙였다. 즉 로패스필터는 제1도의 구성에 계수기(21)와 계수기(22)를 제외한 것이다. 제5도의 전달함수 TL(S)는
로 된다
제1도에서 적분회로(13)와 계수기를 제외하면 고역통과필터로 된다. 제6도는 그 블록도를 나타낸다. 제7도의 회로에는 제2도에서 Gm 증폭기(33)와 커패시터(41)를 제외한 것이다. 그리고 제6도의 블록도에 있어서, 가감산회로(1)는 1입력이므로 적분회로(11) 또는 적분회로(12)의 부호를 바꿈으로써 생략된다. 제7도의 전달함수 TH(S)는
로 된다.
제1도에서 계수기(21)를 제외하면 노치필터로 된다. 제8도는 그 구성을 나타낸다. 제9도는 제2도에서 커패시터(41)를 제외한 것이다. 제9도의 전달함수 TN(S)는
로 된다.
제1도에서 적분회로(13)와 계수기(22)를 제외하면 밴드패스필터로 된다. 제10도는 그 구성을 나타낸다. 제11도는 제2도에서 Gm 증폭기(33)와 커패시터(43)를 제외한 것이다. 제11도의 전달함수 TB(S)는
로 된다.
제12도 및 제13도는 올패스필터를 나타낸다. 올패스필터는 제12도에 있어서, 가감산회로(1)에 가하는 신호의 극성을 제1도와 달리 한다. 제13도의 실회로예에서는 Gm 증폭기(33)와 (31)의 트랜스 콘덕턴스치를 마이너스로 나타내고, Gm 증폭기(32)의 트랜스 콘덕턴스치를 플러스로 나타낸다. 기타의 구성은 제1도 및 제2도와 같다. 제13도의 전달함수 TA(S)는
로 된다.
이처럼 제1도의 블록구성은 모든 2차 전달함수를 실현가능하다. 그리고 , 각 실시예에 있어서, 계수기가 접속되는 경로는 Gm 증폭기의 트랜스 콘덕턴스치에 의해 여러 가지로 변경되며, 계수기의 이득이 1일 경우는 도면상에서는 단순한 선로로서 표시된다.
이상 설명한 바와 같이 본 발명에 의하면, IC 내에 구성하는 필터회로에 있어서, 기생용량에 의한 특성예의 영향을 경감하고, Gm 증폭기의 1입력 1출력 형식이 가능하므로, 차등형식의 채용에 의한 주파수 특성이 개선되어, 임피던스 변환이 불필요하므로 위상지연이 생기지 않는다고 하는 효과가 있다.

Claims (6)

  1. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 액티브 필터에 있어서, 입력신호를 적분하는 제1적분회로(13)와; 출력신호를 적분하는 제2 및 제3적분회로(12,14)와; 상기 제1 및 제2적분회로(13,12)로 부터의 신호와 입력신호를 가감산하는 제1가감산회로(1)와; 상기 제1가감산회로(1)로부터의 신호를 적분하는 제4적분회로(11)와; 상기 제3 및 제4적분회로(14,11)로부터의 신호와 입력신호를 가감산하여 출력신호를 도출하는 제2가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 액티브 필터.
  2. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 로패스필터에 있어서, 입력신호를 적분하는 제1적분회로(13)와; 출력신호를 적분하는 제2 및 제3적분회로(12,14)와; 상기 제1 및 제2적분회로(13,12)로 부터의 신호를 가감산하는 제1가감산회로(1)와; 상기 제1가감산회로(1)로부터의 신호를 적분하는 제4적분회로(11)와; 상기 제3 및 제4적분회로(14,11)로부터의 신호를 가감산하여 출력신호를 도출하는 제2가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 로패스 필터.
  3. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 하이패스 필터에 있어서, 출력신호를 적분하는 제1 및 제2적분회로(13,12)와; 상기 제2적분회로(12)로부터의 신호를 적분하는 제3적분회로(14)와; 상기 제2 및 제3적분회로(12,14)로부터의 신호와 입력신호를 가감산하여 출력신호를 도출하는 가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 하이패스 필터.
  4. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 노치 필터에 있어서, 입력신호를 적분하는 제1적분회로(13)와; 출력신호를 적분하는 제2 및 제3적분회로(12,14)와; 상기 제1 및 제2적분회로(13,12)로 부터의 신호를 가감산하는 제1가감산회로(1)와; 상기 제1가감산회로(1)로부터의 신호를 적분하는 제4적분회로(11)와; 상기 제3 및 제4적분회로(14,11)로부터의 신호와 입력신호를 가감산하여 출력신호를 도출하는 제2가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 노치 필터.
  5. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 밴드패스 필터에 있어서, 출력신호를 적분하는 제1 및 제2적분회로(13,12)와; 상기 제2적분회로(12)로부터의 신호를 입력신호와 가감산하는 제1가감산회로(1)와; 상기 제1가감산회로(1)로부터의 신호를 적분하는 제3적분회로(14)와; 상기 제2 및 제3적분회로(12,14)로부터의 신호를 가감산하여 출력신호를 도출하는 제2가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 밴드패스.
  6. 귀환루프를 갖는 증폭기를 사용하여 2차 전달함수를 실현하기 위한 아날로그 올패스 필터에 있어서, 입력신호를 적분하는 제1적분회로(13)와; 출력신호를 적분하는 제2 및 제3적분회로(12, 14)와; 상기 제1 및 제2적분회로(13,12)로 부터의 신호와 입력신호를 가감산하는 제1가감산회로(1)와; 상기 제1가감산회로(1)로부터의 신호를 적분하는 제4적분회로(11)와; 상기 제3 및 제4적분회로(14,11)로부터의 신호와 입력신호를 가감산하여 출력신호룰 도출하는 제2가감산회로(2)를 구비하는 것을 특징으로 하는 아날로그 올패스 필터.
KR1019900021266A 1989-12-25 1990-12-21 아날로그 필터 회로 KR940005379B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-337560 1989-12-25
JP1337560A JP2963709B2 (ja) 1989-12-25 1989-12-25 アナログフィルタ回路

Publications (2)

Publication Number Publication Date
KR910013696A KR910013696A (ko) 1991-08-08
KR940005379B1 true KR940005379B1 (ko) 1994-06-17

Family

ID=18309793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021266A KR940005379B1 (ko) 1989-12-25 1990-12-21 아날로그 필터 회로

Country Status (5)

Country Link
US (1) US5111154A (ko)
EP (1) EP0437970B1 (ko)
JP (1) JP2963709B2 (ko)
KR (1) KR940005379B1 (ko)
DE (1) DE69026365T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19622656C1 (de) * 1996-06-05 1997-10-16 Siemens Ag Filterschaltung mit Frequenzregelung
US5789973A (en) * 1996-09-04 1998-08-04 Motorola, Inc. Resistorless operational transconductance amplifier circuit
US5880619A (en) * 1997-12-15 1999-03-09 Motorola, Inc. Low power precision voltage splitter
CN100512002C (zh) * 2004-03-02 2009-07-08 罗姆股份有限公司 波形均衡器及具有其的信息再现设备
KR101779623B1 (ko) * 2012-06-21 2017-09-18 엘에스산전 주식회사 입력 신호 제어 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453132A (en) * 1982-04-21 1984-06-05 Motorola, Inc. Active filter
JP2664675B2 (ja) * 1987-03-04 1997-10-15 株式会社東芝 バンドパスフイルタ

Also Published As

Publication number Publication date
EP0437970A2 (en) 1991-07-24
KR910013696A (ko) 1991-08-08
DE69026365T2 (de) 1996-08-14
JP2963709B2 (ja) 1999-10-18
DE69026365D1 (de) 1996-05-09
JPH03195208A (ja) 1991-08-26
EP0437970B1 (en) 1996-04-03
EP0437970A3 (en) 1991-12-27
US5111154A (en) 1992-05-05

Similar Documents

Publication Publication Date Title
EP0234655B1 (en) Transconductance amplifier
EP0579876B1 (en) Frequency tuning system for an OTA-C pair
US5471168A (en) Quality factor tuning system for a tunable filter and current rectifier used therein
JP3111289B2 (ja) 同調可能なポール周波数を有するフィルタ
KR900008363B1 (ko) 액티브 필터
US4406990A (en) Direct coupled DC amplification circuit
Reddy Operational-amplifier circuits with variable phase shift and their application to high-Q active RC-filters and RC-oscillators
KR940005379B1 (ko) 아날로그 필터 회로
US5479137A (en) Controlled oscillator, as for synchyronous video detector
KR100298090B1 (ko) 주파수의존저항기
US6433626B1 (en) Current-mode filter with complex zeros
JP2834000B2 (ja) 中間周波増幅回路
JPH02277304A (ja) 差動増幅器における同相電圧排除方法及びそのための差動増幅器
JP3108551B2 (ja) フィルタ回路
JPS61170113A (ja) ２次アクテイブ位相等価器
JPH08298436A (ja) フィルタ回路
JP2736081B2 (ja) アクティブフィルター回路
Yue Linearization techniques for mixers
JPH05304438A (ja) 差動フィルタ回路
JPH06338759A (ja) フィルタ回路
JP3148458B2 (ja) アクティブフィルタ
JPH07263988A (ja) トーンコントロール回路
JPH07235837A (ja) ２逓倍回路
Takagi et al. An NIC‐improved balanced integrator and its application to filters
JPS6053482B2 (ja) 可変等化器

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee