KR940004960Y1 - Super board - Google Patents

Super board Download PDF

Info

Publication number
KR940004960Y1
KR940004960Y1 KR2019910008027U KR910008027U KR940004960Y1 KR 940004960 Y1 KR940004960 Y1 KR 940004960Y1 KR 2019910008027 U KR2019910008027 U KR 2019910008027U KR 910008027 U KR910008027 U KR 910008027U KR 940004960 Y1 KR940004960 Y1 KR 940004960Y1
Authority
KR
South Korea
Prior art keywords
circuit
output
signal
key
input
Prior art date
Application number
KR2019910008027U
Other languages
Korean (ko)
Other versions
KR920022425U (en
Inventor
김광성
Original Assignee
주식회사 컴픽스
김광성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 컴픽스, 김광성 filed Critical 주식회사 컴픽스
Priority to KR2019910008027U priority Critical patent/KR940004960Y1/en
Publication of KR920022425U publication Critical patent/KR920022425U/en
Application granted granted Critical
Publication of KR940004960Y1 publication Critical patent/KR940004960Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/272Means for inserting a foreground image in a background image, i.e. inlay, outlay
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.No content.

Description

슈퍼 보드(Super Board)Super Board

제1도는 본 고안의 블럭다이아 그램.1 is a block diagram of the present invention.

제2도는 본 고안의 회로 구성도중 하나인 증폭 회로도.2 is an amplification circuit diagram of one of the circuit diagram of the present invention.

제3도는 본 고안의 셋업 회로도.3 is a setup circuit diagram of the present invention.

제4도는 본 고안의 키 제어회로도.4 is a key control circuit diagram of the present invention.

제5도는 본 고안의 회로구성도 중 또 다른 증폭 회로도.5 is another amplification circuit diagram of a circuit configuration of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 외부화상신호 2 : 합성화상신호1: external image signal 2: composite image signal

4 : 수직동기신호 5 : 키신호4: vertical synchronization signal 5: key signal

10 : 제1증폭회로 12 : 셋업회로10: first amplifier circuit 12: setup circuit

16 : 제2증폭회로 18 : 비디오 모니터16: second amplifier circuit 18: video monitor

20 : 합성 모니터 24 : 제3증폭회로20: synthesis monitor 24: third amplifier circuit

26 : 비디오 합성 모니터 28 : 키제어회로26: video synthesis monitor 28: key control circuit

30 : 어드레스 분리회로 32 : 키딜레이 회로30: address separation circuit 32: key delay circuit

36 : 스위처(Switcher) 38 : D단자36: switcher 38: D terminal

Q1-Q9: 트랜지스터 R1-R24: 저항Q 1 -Q 9 : Transistor R 1 -R 24 : Resistance

VR1-VR4: 가변저항 C1-C8: 콘덴서VR 1 -VR 4 : Variable resistor C 1 -C 8 : Capacitor

VC1: 가변콘덴서VC 1 : variable capacitor

본 고안은 화상신호가 처리되는 부분을 별도의 하드웨어로 구성하여 용도에 따라 프로그램을 변화시켜 그래픽 보드에서 처리되는 화상 신호를 외부 기본화상 신호에 중첩시켜 출력되는 신호를 임의의 PC와 연결하여 처리하는 슈퍼보드(Super Board)(화상신호 처리장치)에 관한 것이다.The present invention configures the part where the image signal is processed by separate hardware and changes the program according to the purpose so that the image signal processed by the graphic board is superimposed on the external basic image signal to connect the output signal with an arbitrary PC for processing. It relates to a super board (image signal processing apparatus).

종래의 방송용 문자처리 장치나 컴퓨터 그래픽을 이용하여 각종 슈퍼 보드(Super Board)는 기존의 방송장치에 내장되어 있어 자체의 결함에 따른 신호의 불안정 상태가 발생하고 주로 전문 방숭국이나 방송실에서만 사용이 가능하게 되어 있어 취급 및 작동이 어려울 뿐 아니라 전문화 되어 있고 PC(퍼스널 컴퓨터)와의 호환성이 없기 때문에 일반 거래 수요자가 구입하여 쉽게 조작하거나 처리할 수 없는 결점이 있었다.By using a conventional broadcasting character processing device or computer graphics, various Super Boards are built into the existing broadcasting device, which causes signal instability due to its own defects, and can be used only in specialized radio stations or broadcasting rooms. Not only are they difficult to handle and operate, but they are specialized and incompatible with PCs (personal computers).

이에 본 고안은 상기한 바와 같은 결점을 해소하기 위하여 고안된 것으로 점차 증대되고 있는 컴퓨터 그래픽 장치를 일반인에게 널리 보급하고 종래의 외국에 의존하던 방송장비의 비디오 변환기술을 국내에서 개발하여 방송용 그래픽 보드(graphic board)를 국산화 함으로써 얻어지는 가격하락 및 수입대체 효과와 A/S등 기타 많은 어려움을 제거할 수 있는 효과를 얻을 수 있는 슈퍼보드를 제공하는 것을 그 목적으로 한다.Therefore, the present invention is designed to solve the above-mentioned shortcomings, and the computer graphic device, which is gradually increasing, is widely distributed to the general public, and the video conversion technology of broadcasting equipment, which has been dependent on the foreign country, is developed in Korea. The purpose of the present invention is to provide a super board that can get the effect of eliminating the price drop, import substitution effect, and after-sales service.

또한, 내장된 보드 자체에서 발생되는 신호의 불안정을 보완하고 방송장비의 신호 규격에 맞으면서 Pc와 상호 호환성이 있는 내장형 보드를 임의의 PC에 연결시킬 수 있게 함으로써 간단한 조작만으로 Pc의 중앙처리 장치 통제하에 다른 PC 보조장비나 출력장치로 출력될 수 있도록 하므로서 출력된 문자 및 그래픽을 비디오를 통하여 쉽게 처리할 수 있도록 하는 슈퍼보드를 제공함에 그 목적이 있다.In addition, by controlling the central processing unit of the Pc by simple operation, it is possible to connect the embedded board compatible with the Pc to any PC while compensating for the instability of the signal generated by the embedded board itself and meeting the signal specifications of the broadcasting equipment. The purpose of the present invention is to provide a superboard that can be easily processed through video by outputting text and graphics through other PC accessories or output devices.

이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.

제1도에 도시된 바와같이, 본 고안은 외부에서 입력되는 화상신호(1)가 제1증폭회로(10)에 인가되며 입력보정된 출력의 일측은 비디오 모니터(18)에 인가되고 타측은 슈퍼임포즈(super impose)회로(14)에 인가된다.As shown in FIG. 1, in the present invention, the image signal 1 input from the outside is applied to the first amplifier circuit 10, one side of the input corrected output is applied to the video monitor 18, and the other side is super. Applied to a super impose circuit 14.

합성 화상신호(2)의 일측은 제3증폭회로(24)에 인가되어 비디오 합성모니터(26)로 출력되며 타측은 셋업(set up)회로(12)에 인가되어 그 출력이 슈퍼 임포즈 회로(14)에 입력된다. 키 제어회로(28)에는 수직 동기신호(4)와 어드레스 분리회로(30)를 통해 출력된 키(key)신호(5)가 입력되고, 키 제어회로(28)의 출력이 키 딜레이(key delay)회로(32)에 인가되며, 키딜레이회로(32)의 출력의 일측은 슈퍼임포즈회로(14)에 인가되어 슈퍼임포즈회로(14)에서 제1증폭회로(10), 셋업회로(12)와 키딜레이회로(32)로 부터 입력된 신호에 따라 합성된 신호를 제2증폭회로(16)에 출력시켜 화상 신호 합성 모니터(20)에 출력되게 하며, 키 딜레이회로(32)출력의 타측은 제4증폭회로(34)에 인가되어 타 방송장비의 스위처(switcher)(36)에 출력되도록 회로가 구성되어 있다.One side of the composite image signal 2 is applied to the third amplification circuit 24 and output to the video synthesis monitor 26, and the other side is applied to the set up circuit 12, and the output thereof is a superimposed circuit ( 14). The key control circuit 28 receives a vertical synchronizing signal 4 and a key signal 5 output through the address separation circuit 30, and the output of the key control circuit 28 receives a key delay. Is applied to the circuit 32, and one side of the output of the key delay circuit 32 is applied to the superimposition circuit 14 so that the first amplification circuit 10 and the setup circuit 12 in the superimposition circuit 14 are applied. ) And a signal synthesized according to the signal input from the key delay circuit 32 to the second amplification circuit 16 to be output to the image signal synthesis monitor 20, and the other of the output of the key delay circuit 32. The side is applied to the fourth amplifier circuit 34, the circuit is configured to be output to the switcher (36) of the other broadcast equipment.

상기한 바와같이 구성된 본 고안의 동작을 설명하자면, 외부 화상신호(1)는 제1증폭회로(10)에서 보정 증폭된 다음, 일측은 외부의 비디오 모니터(Vdeo Monitor) 또는 방송장비 및 그래픽 보드(Graphic Bord)를 로킹(Locking)시키기 위하여 분기되며, 타측은 슈퍼 임포즈(Super Impose)회로(14)에서 배경화면으로 사용할 수 있도록 슈퍼 임포즈(Super Impose)(14)회로에 입력된다.Referring to the operation of the present invention configured as described above, the external image signal 1 is amplified by the first amplification circuit 10, and then one side of the external video monitor (Vdeo Monitor) or broadcasting equipment and graphics board ( It is branched to lock the Graphic Bord, and the other side is input to the Super Impose 14 circuit to be used as a background image in the Super Impose circuit 14.

그래픽 보드(Graphic Board)의 합성 화성 출력단자에서 출력된 문자나 그래픽, 기타 영상 신호등 합성 화상신호(2)의 일측은 셋업(Set-up)회로(12)로 입력되며, 상기 셋업(set-up) 회로(12)에서 외부 기준 합성 화상신호와의 직류 흑(黑) 레벨(black level)이 조정되고, 외부에서 입력된 배경 화면(외부화상신호)(1)에 중첩되기 위하여 슈퍼 임포즈(Super Impose)회로로 입력된다.One side of the composite image signal 2 such as text, graphics, and other video signals outputted from the composite Mars output terminal of the graphic board is input to the set-up circuit 12, and the set-up In the circuit 12, the DC black level with the external reference composite image signal is adjusted, and superimposed to superimpose on the externally input background screen (external image signal) 1 Input to Impose) circuit.

또한, 합성화성 신호의 타측 제3증폭회로(24)에 입력되어 증폭, 보정된 다음, 비디오 합성 모니터(26)에서 볼 수 있도록 합성 화상 신호 출력단자로 출력된다.Further, the synthesized signal is input to the other third amplification circuit 24, amplified and corrected, and then output to the composite image signal output terminal for viewing on the video synthesis monitor 26.

상기한 바와 같이, 슈퍼 임포즈(super impose)회로(14)에 입력된 외부화상 신호(1)와 합성화상신호(2)는 상기 슈퍼 임포즈 회로에서 어드레스 분리회로(30) 및 키(key) 제어회로(28)에서 제어된 키(key) 신호에 의하여 중첩되어 제2증폭회로(16)에 입력된 다음, 상기 제2증폭회로(16)에서 증폭 보정되어 화상 신호 합성 모니터(20)로 출력된다.As described above, the external image signal 1 and the composite image signal 2 input to the super impose circuit 14 are separated from the address separation circuit 30 and the key in the super impose circuit. Superimposed by a key signal controlled by the control circuit 28 is input to the second amplifier circuit 16, and then amplified and corrected by the second amplifier circuit 16 and output to the image signal synthesis monitor 20 do.

이때, 어드레스 분리회로(30) 및 키 제어회로(28)는 키(key)신호를 온(ON)/오프(OFF) 시킴으로써 슈퍼 임포즈 회로(14)상의 신호를 조정할 수 있으며, 또한 키 신호의 타측은 제4증폭회로(34)에서 보정, 증폭되어 타방송 장비의 스위치(switcher)(36)로 출력된다.At this time, the address separation circuit 30 and the key control circuit 28 can adjust the signal on the super impose circuit 14 by turning the key signal ON / OFF. The other side is corrected and amplified by the fourth amplification circuit 34 and output to the switch 36 of the other broadcasting equipment.

제2도에 도시된 바와 같이, 외부로 부터 화상신호(1)는 트랜지스터(Q1-Q5), 저항(R1-R16), 가변저항(VR1-VR2), 콘덴서(C1-C6), 가변콘덴서(VC1) 및 제너다이오우드(ZD)로 연결되어 구성된 제1증폭회로(10)의 콘덴서(C1)와 트랜지스터(Q1)의 베이스에 연결된 가변저항(VR1)의 전압조정으로 셋업되어 트랜지스터(Q2)의 베이스 신호인 Vs로 사용되며, 상기 셋업된 화상신호는 트랜지스터(Q2)와 (Q3)에 의해서 증폭되면서 가변저항(VR1)과 가변콘덴서(VC1)에 의해 이득이 조정되어 트랜지스터(Q4)와 저항(R14), (R15)을 통해 일측은 외부 비디오 모니터(18)로 출력되며 타측은 슈퍼임포즈 회로(14)에 입력된다.As shown in FIG. 2, the image signal 1 is externally provided with transistors Q 1 -Q 5 , resistors R 1 -R 16 , variable resistors VR 1- VR 2 , and capacitor C 1. C 6 ), the variable capacitor VR 1 connected to the base of the capacitor C 1 and the transistor Q 1 of the first amplifier circuit 10 connected by the variable capacitor VC 1 and the zener diode ZD. of the set-up to the voltage adjustment is used as a base signal of the transistor (Q 2) Vs, the set-up image signal while being amplified by the transistor (Q 2) and (Q 3) a variable resistor (VR 1) and a variable capacitor ( The gain is adjusted by VC 1 ) so that one side is output to the external video monitor 18 through the transistor Q 4 , the resistors R 14 , and R 15 , and the other side is input to the superimpose circuit 14. .

또한, 신호의 안정화를 기하기 위해 트랜지스터(Q4)의 콜렉터와 트랜지스터(Q5)의 베이스에 정전압 다이오우드인 제너다이오우드(Zenner Diode)가 연결된다.In addition, a Zener diode, which is a constant voltage diode, is connected to the collector of transistor Q 4 and the base of transistor Q 5 to stabilize the signal.

제3도에 도시된 바와같이, 합성화상신호(2)는 문자나 그래픽 또는 기타 영상신호로서 트랜지스터(Q6-Q8), 저항(R17-R21), 가변저항(VR3), 콘덴서(C7)로 연결되어 구성된 셋업회로(12)에 입력되면 트랜지스터(Q6)의 콜렉터 전압인 Vcc와 베이스 전압을 가변저항(VR3)으로 가변 조정함으로써 트랜지스터(Q7)의 베이스 입력이 조정되므로 외부 기준 합성화상신호(2)를 기준으로 하여 두 신호의 직류 블랙레벨(Black Level)을 가변저항(VR3)의 조절에 의해 일치되게 하여 잡음이 최소화된 혼합신호가 일측은 슈퍼 임포즈 회로(14)에 인가되고 타측은 제1증폭회로(10)와 동일 소자의 회로로 구성된 제3증폭회로(24)에 인가되어 비디오 합성모니터(26)를 통해 외부로 출력된다.As shown in FIG. 3, the composite image signal 2 is a character, graphic, or other image signal such as a transistor Q 6 -Q 8 , a resistor R 17 -R 21 , a variable resistor VR 3 , a capacitor. When inputted to the setup circuit 12 connected to (C 7 ), the base input of the transistor Q 7 is adjusted by variably adjusting the collector voltage Vcc and the base voltage of the transistor Q 6 with the variable resistor VR 3 . Therefore, the DC black level of the two signals is matched by the control of the variable resistor VR 3 based on the external reference synthesized image signal 2 so that the mixed signal minimized the noise is one of the super impose circuits. And the other side is applied to the third amplifier circuit 24 composed of the circuit of the same element as the first amplifier circuit 10 and output to the outside through the video synthesis monitor 26.

제4도에 도시된 바와같이, 두개의 클럭 D플립플롭으로 구성된 키 제어회로(28)에 수직동기 신호(4)와 타 Pc 프로그램과의 호환성을 가능케하고 제어신호를 분리하기 위한 어드레스 분리회로(30)를 통해 출력된 키 신호(5)가 입력되면 입력된 키신호(5)는 D플립플롭의 클럭을 "L"과 "H"로 변환시키며 이 클럭신호에 따라 D플립플롭에 있는 D단자(38)의 입력레벨을 전환시켜 키(key)신호의 입력과 출력을 조정시킨다. 이렇게 조정된 키 신호는 슈퍼 임포즈 회로의 키 신호를 ON/OFF 시켜 슈퍼 임포즈 회로의 입력과 출력을 자유자재로 변환시킬 수 있다.As shown in FIG. 4, the key control circuit 28 composed of two clock D flip-flops enables an address synchronizing circuit 4 to be compatible with the vertical synchronization signal 4 and other Pc programs, and to separate the control signals. When the key signal 5 outputted through 30) is input, the input key signal 5 converts the clock of the D flip-flop into "L" and "H" and the D terminal of the D flip-flop according to the clock signal. The input level of (38) is switched to adjust the input and output of the key signal. The adjusted key signal turns the key signal of the super impose circuit ON / OFF so that the input and output of the super impose circuit can be freely converted.

키 제어회로(28)에서 출력된 키 신호가 트리거 인버터(Trigger Invertor)회로로 구성된 키딜레이회로(32)에 입력되면, 각 방송설비에 따라 키 제어회로에서 출력된 키 신호의 새도우(Shadow)방향이 서로 다르기 때문에, 각 방송장비와의 상호 호환성을 증대 시키기 위하여 키 신호의 새도우(Shadow)방향을 조정시킨다.When the key signal output from the key control circuit 28 is input to the key delay circuit 32 composed of the trigger inverter circuit, the shadow direction of the key signal output from the key control circuit according to each broadcasting equipment is provided. Since these are different from each other, the shadow direction of the key signal is adjusted to increase mutual compatibility with each broadcasting equipment.

상기 키 딜레이(key delay)회로에서 조정되어 출력된 key신호의 일측은 트랜지스터(Q9), 저항(R22-R24), 가변저항(VR4), 콘덴서(C8)로 연결 구성되어 동작하는 제4증폭회로(34)에 입력되어 보정, 증폭된 다음, 타 방송 장비의 스위처(Switcher)로 출력되며 타측은 슈퍼임포즈회로(14)에 인가된다.One side of the key signal adjusted and output by the key delay circuit is connected to a transistor Q 9 , a resistor R 22- R 24 , a variable resistor VR 4 , and a capacitor C 8 . Input to the fourth amplifier circuit 34, corrected and amplified, and then output to a switcher of another broadcasting device, and the other side is applied to the super-impedance circuit 14.

따라서, 슈퍼임포즈 회로(14)에서는 제1증폭회로(10)를 통해 입력된 블랙버스트(Black Burst)화상신호(1)와 셋업회로(12)를 통해 입력된 합성 화상 신호(2)가 키딜레이회로(32)에서 입력된 키 신호의 ON/OFF에 의하여 상호 중첩되며, 또한 키 신호 딜레이(delay) 점퍼(jumper)를 변환시키면서 문자 또는 그래픽(graphic)의 새도우(shadow)를 조정할 수 있어 슈퍼보드 하나로 SEG의 DSK기능을 할 수 있다. 제1증폭회로(10)와 동일한 제2증폭회로(16)를 통해 보정, 증폭되어 화상 신호 합성모니터(20)에 출력되게 된다.Therefore, in the superimposition circuit 14, the black burst image signal 1 input through the first amplifier circuit 10 and the composite image signal 2 input through the setup circuit 12 are keyed. Superimposed by ON / OFF of the key signal input from the delay circuit 32, and also can adjust the shadow of the character or graphic while switching the key signal delay jumper (super) One board can perform SEG DSK function. The second amplifier circuit 16 is corrected and amplified by the same second amplifier circuit 16 as that of the first amplifier circuit 10 and output to the image signal synthesis monitor 20.

또한 어드레스 분리회로(30)와 키제어회로(28)를 통해 키 신호를 온/오프(ON/OFF)하게 되면 이에 따라 슈퍼임포즈 회로(14)에서는 상기 두 입력신호(1), (2)를 중첩 또는 분리하여 출력시킬 수 있도록 되어 있기 때문에 외부 기준 합성화상신호(2)에 키신호(5)틀 이용하여 문자나 그래픽 또는 타화상신호를 슈퍼임포즈회로(14)를 통해 필요에 따라 일부분이나 전체를 중첩시킬 수 있거나 분리시킬 수가 있을뿐 아니라 어드레스 분리회로(30)를 이용함으로써 타 PC와 용이하게 접속이 가능하므로 장치의 호환성을 높일 수 있고 장치의 대량생산이 가능하여 거래수요자가 용이하게 구입하여 사용할 수 있고 조작이 간편하여 녹화처리가 용이하게 실시되는 등 화상신호나 문자 또는 그래픽 신호를 합성, 분리하는 편집작업과 품질의 신뢰도를 높이는 효과가 있다.In addition, when the key signal is turned on / off through the address separation circuit 30 and the key control circuit 28, the superimposition circuit 14 causes the two input signals (1) and (2). Can be superimposed or separated to output the character, graphic or other image signal through the superimposition circuit 14 as necessary by using a key signal 5 in addition to the external reference synthesized image signal 2. In addition to being able to overlap or separate the whole, as well as easy to connect to other PCs by using the address separation circuit 30, it is possible to increase the compatibility of the device and the mass production of the device to facilitate the transaction demander There is an effect of improving the reliability of the editing operation and the quality of synthesizing and separating image signals, characters or graphics signals, such as can be purchased and used, and the operation is easy to perform the recording process.

Claims (1)

화상신호에 문자나 그래픽 신호를 중첩 또는 분리하는 장치에 있어서, 화상신호(1)를 제1증폭회로(10)에 인가하여 입력 보정된 출력의 일측은 비디오 모니터(18)에 인가하고 타측은 슈퍼 임포즈 회로(14)에 인가하며, 합성화상신호(2)의 일측은 제3증폭회로(24)에 인가되어 비디오 합성모니터(26)로 출력되며 타측은 셋업회로(12)에 인가되어 그 출력이 슈퍼임포즈 회로(14)에 입력되도록 하며, 키제어회로(28)에는 수직동기 신호(4)와 어드레스 분리회로(30)를 통해 출력된 키신호(5)가 입력되도록 연결하여 키제어회로(28)의 출력이 키딜레이회로(32)에 입력되게 하며, 상기 키 딜레이 회로(32)의 출력의 일측은 슈퍼임포즈 회로(18)에 인가되어 슈퍼임포즈 회로(14)에서 제1증폭회로(10), 셋업회로(12)와 키딜레이 회로(32)로 부터 입력된 신호에 따라 합성된 신호를 제2증폭회로(16)에 출력시켜 화상신호 합성 모니터(20)에 출력되게 하며, 키딜레이 회로(32)출력의 타측은 제4증폭회로(34)에 인가되어 타방송 장비의 스위처(36)에 입력되도록 회로가 구성된 것을 특징으로 하는 슈퍼 보드.In an apparatus for superimposing or separating a character or graphic signal on an image signal, the image signal 1 is applied to the first amplifier circuit 10 so that one side of the input corrected output is applied to the video monitor 18 and the other side is super. Applied to the impose circuit 14, one side of the composite image signal 2 is applied to the third amplification circuit 24 and output to the video synthesis monitor 26, and the other side is applied to the setup circuit 12 and its output. The superimposition circuit 14 is inputted, and the key control circuit 28 is connected to the key control circuit 28 so that the key signal 5 output through the vertical synchronizing signal 4 and the address separation circuit 30 is input. An output of the (28) is input to the key delay circuit 32, one side of the output of the key delay circuit 32 is applied to the super-impedance circuit 18, the first amplification in the super-impedance circuit 14 The second signal is synthesized according to the signal input from the circuit 10, the setup circuit 12, and the key delay circuit 32. Output to the circuit 16 to be output to the image signal synthesis monitor 20, and the other side of the output of the key delay circuit 32 is applied to the fourth amplification circuit 34 to be input to the switcher 36 of the other broadcasting equipment. Super board, characterized in that the circuit is configured.
KR2019910008027U 1991-05-31 1991-05-31 Super board KR940004960Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910008027U KR940004960Y1 (en) 1991-05-31 1991-05-31 Super board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910008027U KR940004960Y1 (en) 1991-05-31 1991-05-31 Super board

Publications (2)

Publication Number Publication Date
KR920022425U KR920022425U (en) 1992-12-19
KR940004960Y1 true KR940004960Y1 (en) 1994-07-23

Family

ID=19314590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910008027U KR940004960Y1 (en) 1991-05-31 1991-05-31 Super board

Country Status (1)

Country Link
KR (1) KR940004960Y1 (en)

Also Published As

Publication number Publication date
KR920022425U (en) 1992-12-19

Similar Documents

Publication Publication Date Title
KR900004205A (en) Color TV receiver capable of receiving multiple character broadcasts
KR940004960Y1 (en) Super board
JPS62256521A (en) Phase comparison circuit
US5689309A (en) Control circuit for mixing two video signals
KR930008026Y1 (en) Video signal processing circuit of on-screen display
KR920006264Y1 (en) Letter displaying circuit in satellite broadcasting receiver
JPH0617392Y2 (en) SVHS signal processor
KR910003459Y1 (en) Character combining circuit in vtr
KR910003465Y1 (en) A black-level stabilization apparatus for tv
KR950007470A (en) TV's video gain automatic control circuit
KR940004955Y1 (en) Apparatus for stabilizing osd characters
KR0128091Y1 (en) Osd synchronization stabilizing circuit at the time of multi-function
KR200172697Y1 (en) On screen display apparatus for image phtographing system in muting a video signal
KR870003380Y1 (en) Video signal muting circuit
JP3096519B2 (en) Video signal processing circuit
JP3170695B2 (en) Burst signal generation circuit
KR960008271Y1 (en) Sub-screen stabilizing circuit of pip television
KR940000373Y1 (en) Color control circuit of background
KR920002121Y1 (en) Video signal same period stabilizing circuit
JPH0514616Y2 (en)
KR940002196Y1 (en) Brightness signal separating apparatus
KR950007718Y1 (en) Horizon/vertical tunning separating circuit
KR950003227Y1 (en) Sub video signal clamping circuit
JPH025072B2 (en)
JP2553525B2 (en) Video signal processing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980721

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee