KR940004436A - 우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치 - Google Patents

우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치 Download PDF

Info

Publication number
KR940004436A
KR940004436A KR1019930014006A KR930014006A KR940004436A KR 940004436 A KR940004436 A KR 940004436A KR 1019930014006 A KR1019930014006 A KR 1019930014006A KR 930014006 A KR930014006 A KR 930014006A KR 940004436 A KR940004436 A KR 940004436A
Authority
KR
South Korea
Prior art keywords
instruction
address
predictive
prediction
withdrawal
Prior art date
Application number
KR1019930014006A
Other languages
English (en)
Other versions
KR100287628B1 (ko
Inventor
융 로버트
생 탐 키트
케이. 더블류. 예웅 알프레드
엔. 조이 윌리엄
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR940004436A publication Critical patent/KR940004436A/ko
Application granted granted Critical
Publication of KR100287628B1 publication Critical patent/KR100287628B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

N명령분류(IClass)필드, m분기예측(BRPD)와 k다음 인출번지 필드는 명령캐시의 캐시선에 대한 n명령의 각각의 명령집합에 가산되며, 여기서 m 및 k는 n이하 또는 그와 동일하다.
캐신선의 BRPD와 NFAPD필드는 캐시선이 첫째로 명령캐시를 초래하는 한편 분기 및 다음 인출번지 예측알고리즘의 사전 설정된 초기화 정책에 따라 초기화된다.
캐시선의 IClasses, BRPDs 및 NFAPDs집합은 캐시선 명령의 대응하는 집합에 병행하게 접근된다.
하나의 BRPD와 하나의 NFAPD는 명령의 선택된 집합에 대응하는 BRPDs와 NFAPDs의 집합으로 부터 선택된다.
선택된 BRPD 및 NFAPD는 실제적 분기방향 및 다음 인출번지가 도출될때 분기 및 다음인출번지 예측알고리즘의 사전설정된 갱신정책에 따라 갱신된다. 더욱이 한 실시예에서 m 및 k가 1이고 선택된 NFAPD가 명령선취 및 지명유닛의 NFA레지스터에 즉시 기억되어, 선택된 NFAPD는 제어전달 및 순서적 다음 인출에 대한 제로인출 지연기간을 달성하도록 접근하는 다음 명령캐시를 위한 인출번지로서 사용되게 한다.

Description

우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기술에 관계된 컴퓨터시스템의 기능도,
제2도는 본 발명의 명령 캐시를 예시한 도면,
제3도는 본 발명의 명령 분류 필드, 분기 예측 필드, 및 다음 인출 번지 예측필드를 예시한 도면,
제4도는 명령 캐시의 일실시예에 대한 수개의 장면에 따라 예시적 집합 예측성주석을 위해 분기 예측 필드 및 다음 인출 번지 예측 필드의 예시적 내용을 나타낸 도면.

Claims (20)

  1. 명령을 실행하는 적어도 하나의 실행유닛을 구비한 컴퓨터 시스템에서, 상기 적어도 하나의 실행유닛이 실행하는 명령을 고속으로 지명하는 방법에 있어서. a)복수의 집합의 명령을 명령캐시선의 복수의 캐시선에 기억하는 단계; b)복수의 대응 집합의 표와 연관된 제어정보를 대응표 배열의 복수의 대응표 항목에 기억하는 단계; c)복수의 대응하는 명령분류 집합을 대응하는 명령분류 배열의 복수의 대응명령 분류 항목에 기억하는 단계를 포함하고, 상기 명령분류 집합 각각은 상기 대응하는 명령집합의 상기 명령에 대한 복수의 명령분류를 포함하며; d)복수의 대응하는 예측적 주석 집합을 대응하는 예측적 주석 배열의 복수의 대응 예측적 주석 항목에 기억하는 단계를 포함하고, 상기 예측적 주석 집합 각각은 상기 대응하는 명령 집합의 상기 명령에 대한 적어도 하나의 분기 예측을 포함하며; e)상기 기억된 대응하는 명령 분류 및 분기 예측을 사용하여 실행하는 상기 적어도 하나의 실행유닛에 대해 지명되도록 상기 기억된 명령집합중에서 반복적으로 선택된 집합을 인출 및 선취하는 단계를 포함한 것을 특징으로 하는 고속지명방법.
  2. 제1항에 있어서, 상기 명령 분류 및 예측적 주석항목은 하나의 명령분류 및 예측적 주석 항목을 한꺼번에 상기 단계 c) 및 d)에서 상기 대응하는 명령 분류 및 예측적 주석 배열로 기억하며, 상기 명령 분류 및 대응하는 예측적 주석항목 각각은 그의 대응하는 명령의 캐시선이 상기 명령 캐시 배열에 기억될때 상기 명령 분류 및 예측적 주석 배열에 기억되고, 상기 예측적 주석 항목의 상기 분기 예측 각각은 그의 예측적 주석 항목이 상기 예측적 주석 배열에 기억될때 분기 예측 알고리즘의 초기화 정책에 따라 초기화되는 것을 특징으로 하는 고속지명방법.
  3. 제2항에 있어서, 각각의 상기 예측적 주석 집합의 상기 적어도 하나의 분기 예측 각각은 "분기를 취하지 않음"을 예측하도록 초기화하는 것을 특징으로 하는 고속지명방법.
  4. 제1항에 있어서, 상기 단계 c)에서 각각의 상기 인출 및 선취는 e.1)상기 캐시선 명령과 그의 대응하는 표, 인출 번지를 동시에 사용하는 명령분류 및 예측 주석 항목중 하나를 접근하는 단계; e.2)상기 접근된 캐시선으로 부터 상기 명령집합중 하나와 상기 접근된 캐시선의 대응하는 예측적 주석 항목에서 예측적 주석집합에 대응하는 상기 선택된 집합으로 부터 분기 예측을 선택하는 단계; e. 3)다음 인출번지를 상기 선택된 분기 예측으로 부터 결정하는 단계; e. 4)상기 선택된 분기 예측이 정확하게 예측하는지를 순찰 결정하는 단계와; e. 5)상기 예측 수정 결정에 기초한 분기 예측 알고리즘의 갱신 정책에 따라 상기 선택된 분기 예측을 갱신하는 단계를 포함하는 것을 특징으로 하는 고속지명방법.
  5. 제4항에 있어서, 상기 갱신 정책은 상기 단계 e. 5)에서 하기와 같이 각각의 상기 선택된 분기 예측을 갱신하는 것을 특징으로 하는 고속지명방법.
    여기서 BRPD[A]=분기예측 [현재인출번지]
    PT/PNT=예측(Not)취함,
    AT/ANT=예측(Not)취함.
  6. 제1항에 있어서, 상기 단계 d)에서 각각의 상기 예측적 주석의 집합은, 상기 대응하는 명령 집합의 상기 명령에 대한 적어도 하나의 다음 인출 번지 예측을 더욱 구비하고; 상기 단계 e)에서 상기 인출 및 선취는 상기 기억된 대응하는 다음 인출 번지 예측뿐만 아니라 상기 명령 분류 및 분기 예측을 사용하는 것을 특징으로 하는 고속지명 방법.
  7. 제6항에 있어서, 상기 다음 인출 번지 예측은, 상기 분기 예측과 실질적으로 동일한 방법으로 초기화, 접근, 선택 및 갱신되는 것을 특징으로 하는 고속지명방법.
  8. 제7항에 있어서, 상기 예측적 주석 집합 각각에 대한 각각의 상기 적어도 하나의 다음 인출 번지예측은 프로그램 계수기 및 다음 순서의 인출블럭 크기의 총합과 동일한 번지를 예측하도록 초기화되고, 상기 프로그램 계수기는 현재의 인출번지틀 표시하고, 상기 다음 인출 순서 블럭크기는 다음 순서 인출 블럭의 블럭 크기를 표시하는 것을 특징으로 하는 고속지명방법.
  9. 제7항에 있어서, 각각의 상기 선택된 다음 번지 예측은 하기와 같이 갱신되는 것을 특징으로 하는 고속지명 방법.
    여기서 A/TA=현재/목표 인출 번지
    NFAPD=다음 인출 번지 예측
    PT/PNT=예측(Not)취함.
    AT/ANT=실제(Not)취함,
    FS=다음 순서 인출블럭 크기
  10. 제7항에 있어서, 각각의 상기 예측적 주석은 하나의 분기 예측 및 하나의 다음 인출 번지 예측을 구비하며, 상기 분기 및 다음 번지 예측은 그의 대응하는 명령집합의 정의영역명령에 대한 분기 분향 및 다음 인출 번지를 예측하고; 각각의 상기 선택된 다음 인출 번지 예측을 레지스터에서 기억하는 단계 f)를 추가로 포함하는데, 상기 레지스터는 다음 명령집합이 인출되도록 다음 인출 번지를 기억하는데 사용되고, 상기 기억된 다음 인출 번지도 역시 상기 다음 명령 집합이 인출되도록 상기 분기 예측 및 상기 다음 인출 번지 예측을 선택하는데 사용되는 것을 특징으로 하는 고속지명방법.
  11. 명령을 실행하는 적어도 하나의 실행유닛을 구비한 컴퓨터 시스템에서, 상기 적어도 하나의 실행유닛이 실행하는 명령을 고속으로 지명하는 장치에 있어서, a)복수의 집합의 명령을 기억하도록 복수의 캐시선을 구비한 명령배옅수단; b)복수의 대응 집합의 표와 연관된 제어정보률 기억하도록 복수의 표항목을 구비한 표배열수단; c)복수의 대응하는 명령분류집합을 기억하도록 복수의 명령 분류 항목을 구비한 명령 분류배열수단을 포함하고, 상기 명령분류집합 각각은 상기 대응하는 명령 집합의 상기 명령에 대한 복수의 명령분류를 포함하며; d)복수의 대응하는 예측적 주석 집합을 기억하도록 복수의 예측적 주석 항목을 구비한 예측적 주석 배열 수단을 포함하고, 상기 예측적 주석 집합 각각은 상기 대응하는 명령집합의 상기 명령에 대한 적어도 하나의 분기 예측을 포함하며; e)상기 명령배열수단, 상기 표배옅수단, 상기 명령분류배열수단과 상기 예측적 주석 배열수단에 결합되어, 상기 기억된 대응하는 명령 분류 및 분기 예측을 사용하여 실행하는 상기 적어도 하나의 실행 유닛에 대해, 지명되도록 상기 기억된 명령 집합중에서 반복적으로 선택된 집합을 인출 및 선취하는 인출 및 선취수단을 포함한 것을 특징으로 하는 고속지명장치.
  12. 제11항에 있어서, 상기 명령 분류 및 상기 예측적 주석 배열수단은 하나의 명령 분류 및 예측적 주석 항목을 한꺼번에 각각의 상기 대응하는 명령 분류 및 예측적 주석 항목으로 기억하며, 상기 명령 분류 및 대응하는 예측적 주석배열수단은 각각 그의 대응하는 명령의 캐시선이 그 자체에 기억될때 상기 명령 분류 및 예측적 주식 배열수단에 기억되고, 상기 예측적 주석 배열수단은 상기 예측적 주석배열수단이 그의 예측적 주석항목을 그 자체에 기억할때 분기예측 알고리즘의 초기화 정책에 따라 상기 예측적 주석 항목의 상기 분기 예측이 각각 초기화 되는 것을 특징으로 하는 연속지명장치.
  13. 제12항에 있어서, 각각의 상기 예측적 주석 배열수단은 각각의 상기 예측적 주석집합의 적어도 하나의 분기 예측 각각이 "분기를 취하지 않음"을 예측하도록 초기화 되는 것을 특징으로 하는 고속지명장치.
  14. 제11항에 있어서, 상기 인출 및 선취수단은; e. 1)인출번지를 동시에 사용하는 상기 명령, 표, 명령분류 및 예측적 주석배열 수단에 기억된 상기 캐시선 명령 및 그의 대응표, 명령분류 및 예측적 주석항목중 하나를 접근하는 접근수단; e.2)상기 명령, 표, 명령분류 및 예측적 주석배열 수단에 결합되어, 상기 접근된 캐시선으로 부터 상기 명령 집합중 하나와 상기 접근된 캐시선의 대응하는 예측적 주석 항목에서 예측적 주석의 대응하는 집합의 상기 선택된 명령의 집합으로 부터 분기 예측을 선택하는 선택수단; e. 3)상기 선택수단에 결합되어 다음 인출번지를 상기 선택된 분기예측으로 부터 결정하는 제1결정수단; e. 4)상기 선택수단 및 상기 실행수단에 결합되어 상기 선택된 분기예측이 정확하게 예측하는지를 순서적으로 결정하는 제2결정수단과; e. 5)상기 제2결정수단과 상기 명령, 표, 및 예측주석 배열수단에 결합되어 상기 예측 수정 결정에 기초한 분기예측 알고리즘의 갱신 정책에 따라 상기 선택된 분기예측을 갱신하는 갱신수단을 포함한 것을 특징으로 하는 고속지명장치.
  15. 제14항에 있어서, 상기 갱신 수단은 하기와 같이 각각의 상기 선택된 분기 예측을 갱신하는 것을 특징으로 하는 고속지명장치.
    여기서 BRPD[A]=분기예측 [현재인출번지]
    PT/PNT=예측(Not)취함
    AT/ANT=실제(Not)취함.
  16. 제11항에 있어서, 각각의 상기 예측적 주석은 상기 대응하는 명령집합의 상기 명령에 대한 적어도 하나의 다음 인출번지 예측을 더욱 구비하고; 상기 인출 및 선취수단은 상기 기억된 대응하는 다음 인출번지 예측뿐만 아니라 상기 명령분류 및 분기예측을 사용하는 것을 특징으로 하는 고속지명장치.
  17. 제16항에 있어서, 상기 인출 및 선취수단은 상기 분기예측을 접근, 선택 및 갱신하는 접근수단, 선택수단 및 갱신수단을 포함하며, 상기 예측적 주석배열수단, 상기 접근수단, 상기 선택수단 및 상기 갱신수단은 상기 분기예측과 실질속으로 동일한 방법으로 상기 다음 인출번지 예측을 갱신하는 것을 특징으로 하는 고속지명장치.
  18. 제17항에 있어서, 상기 예측적 주석배열 수단은 상기 예측적 주석집합 각각에 대한 각각의 상기 적어도 하나의 다음 인출번지 예측이 프로그램 계수기 및 다음 순서의 인출블럭 크기의 총합과 동일한 번지를 예측하도록 초기화되고, 상기 프로그램 계수기는 현재의 인출번지를 표시하고, 상기 다음 인출순서 블럭크기는 다음 순서인출블럭의 블럭크기를 표시하는 것을 특징으로 하는 고속지명장치.
  19. 제17항에 있어서, 상기 갱신수단은 하기에서와 같이 각각의 상기 선택된 다음 인출번지 예측을 갱신하는 것을 특징으로 하는 고속지명장치.
    여기서 A/TA=현재/목표 인출 번지
    NFAPD=다음 인출 번지 예측
    PT/ANT=예측(Not)취함.
    AT/ANT=실제(Not)취함,
    FS=다음 순서 인출블럭 크기
  20. 제17항에 있어서, 각각의 상기 예측적 주석은 하나의 분기예측 및 하나의 다음 인출번지 예측을 구비하며, 상기 하나의 분기 및 다음번지 예측은 그의 대응하는 명령집합의 정의영역 명령에 대한 분기방향 및 다음 인출번지를 예측하고; 상기 인출 및 선취수단에 결합되며 각각의 상기 선택된 다음 인출번지 예측을 기억하는 e)레지스터 수단을 추가로 포함하는데, 상기 레지스터는 다음 명령집합이 인출되도록 다음 인출번지를 기억하는데 사용되고, 상기 기억된 다음 인출번지도 역시 상기 다음 명령집합이 인출되도록 상기 분기예측 및 상기 다음 인출번지 예측을 선택하는데 사용되는 것을 특징으로 하는 고속지명장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014006A 1992-08-31 1993-07-23 우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치 KR100287628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93837192A 1992-08-31 1992-08-31
US938,371 1992-08-31

Publications (2)

Publication Number Publication Date
KR940004436A true KR940004436A (ko) 1994-03-15
KR100287628B1 KR100287628B1 (ko) 2001-06-01

Family

ID=25471319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014006A KR100287628B1 (ko) 1992-08-31 1993-07-23 우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치

Country Status (5)

Country Link
US (2) US6304961B1 (ko)
EP (1) EP0586057B1 (ko)
JP (1) JP3518770B2 (ko)
KR (1) KR100287628B1 (ko)
DE (1) DE69327927T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013222A (ko) * 2014-05-27 2017-02-06 퀄컴 인코포레이티드 전용 산술 인코딩 명령

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367703A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Method and system for enhanced branch history prediction accuracy in a superscalar processor system
US5742805A (en) * 1996-02-15 1998-04-21 Fujitsu Ltd. Method and apparatus for a single history register based branch predictor in a superscalar microprocessor
US5774710A (en) * 1996-09-19 1998-06-30 Advanced Micro Devices, Inc. Cache line branch prediction scheme that shares among sets of a set associative cache
US5995749A (en) * 1996-11-19 1999-11-30 Advanced Micro Devices, Inc. Branch prediction mechanism employing branch selectors to select a branch prediction
US6253316B1 (en) 1996-11-19 2001-06-26 Advanced Micro Devices, Inc. Three state branch history using one bit in a branch prediction mechanism
US5954816A (en) * 1996-11-19 1999-09-21 Advanced Micro Devices, Inc. Branch selector prediction
US5978906A (en) 1996-11-19 1999-11-02 Advanced Micro Devices, Inc. Branch selectors associated with byte ranges within an instruction cache for rapidly identifying branch predictions
US5974538A (en) * 1997-02-21 1999-10-26 Wilmot, Ii; Richard Byron Method and apparatus for annotating operands in a computer system with source instruction identifiers
US6108774A (en) * 1997-12-19 2000-08-22 Advanced Micro Devices, Inc. Branch prediction with added selector bits to increase branch prediction capacity and flexibility with minimal added bits
US6112299A (en) * 1997-12-31 2000-08-29 International Business Machines Corporation Method and apparatus to select the next instruction in a superscalar or a very long instruction word computer having N-way branching
US6636959B1 (en) 1999-10-14 2003-10-21 Advanced Micro Devices, Inc. Predictor miss decoder updating line predictor storing instruction fetch address and alignment information upon instruction decode termination condition
US6546478B1 (en) 1999-10-14 2003-04-08 Advanced Micro Devices, Inc. Line predictor entry with location pointers and control information for corresponding instructions in a cache line
US6647490B2 (en) * 1999-10-14 2003-11-11 Advanced Micro Devices, Inc. Training line predictor for branch targets
US6502188B1 (en) 1999-11-16 2002-12-31 Advanced Micro Devices, Inc. Dynamic classification of conditional branches in global history branch prediction
US7769983B2 (en) * 2005-05-18 2010-08-03 Qualcomm Incorporated Caching instructions for a multiple-state processor
US7590825B2 (en) 2006-03-07 2009-09-15 Intel Corporation Counter-based memory disambiguation techniques for selectively predicting load/store conflicts
US7711927B2 (en) 2007-03-14 2010-05-04 Qualcomm Incorporated System, method and software to preload instructions from an instruction set other than one currently executing
US20100064118A1 (en) * 2008-09-10 2010-03-11 Vns Portfolio Llc Method and Apparatus for Reducing Latency Associated with Executing Multiple Instruction Groups
US9268881B2 (en) * 2012-10-19 2016-02-23 Intel Corporation Child state pre-fetch in NFAs
US9117170B2 (en) 2012-11-19 2015-08-25 Intel Corporation Complex NFA state matching method that matches input symbols against character classes (CCLs), and compares sequence CCLs in parallel
US9665664B2 (en) 2012-11-26 2017-05-30 Intel Corporation DFA-NFA hybrid
US9304768B2 (en) 2012-12-18 2016-04-05 Intel Corporation Cache prefetch for deterministic finite automaton instructions
US9268570B2 (en) 2013-01-23 2016-02-23 Intel Corporation DFA compression and execution
US10185568B2 (en) 2016-04-22 2019-01-22 Microsoft Technology Licensing, Llc Annotation logic for dynamic instruction lookahead distance determination
CN112540795A (zh) * 2019-09-23 2021-03-23 阿里巴巴集团控股有限公司 指令处理装置和指令处理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228498A (en) 1977-10-12 1980-10-14 Dialog Systems, Inc. Multibus processor for increasing execution speed using a pipeline effect
US4437149A (en) * 1980-11-17 1984-03-13 International Business Machines Corporation Cache memory architecture with decoding
US4435756A (en) 1981-12-03 1984-03-06 Burroughs Corporation Branch predicting computer
US4894772A (en) 1987-07-31 1990-01-16 Prime Computer, Inc. Method and apparatus for qualifying branch cache entries
US5142634A (en) * 1989-02-03 1992-08-25 Digital Equipment Corporation Branch prediction
US5136697A (en) * 1989-06-06 1992-08-04 Advanced Micro Devices, Inc. System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache
US5129067A (en) * 1989-06-06 1992-07-07 Advanced Micro Devices, Inc. Multiple instruction decoder for minimizing register port requirements
US5226130A (en) 1990-02-26 1993-07-06 Nexgen Microsystems Method and apparatus for store-into-instruction-stream detection and maintaining branch prediction cache consistency
US5230068A (en) 1990-02-26 1993-07-20 Nexgen Microsystems Cache memory system for dynamically altering single cache memory line as either branch target entry or pre-fetch instruction queue based upon instruction sequence
DE69130588T2 (de) * 1990-05-29 1999-05-27 Nat Semiconductor Corp Cache-Speicher von partiell decodierten Befehlen und Verfahren hierfür
JPH04111127A (ja) * 1990-08-31 1992-04-13 Toshiba Corp 演算処理装置
WO1992006426A1 (en) * 1990-10-09 1992-04-16 Nexgen Microsystems Method and apparatus for parallel decoding of instructions with branch prediction look-up
US5265213A (en) 1990-12-10 1993-11-23 Intel Corporation Pipeline system for executing predicted branch target instruction in a cycle concurrently with the execution of branch instruction
WO1993017385A1 (en) * 1992-02-27 1993-09-02 Intel Corporation Dynamic flow instruction cache memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013222A (ko) * 2014-05-27 2017-02-06 퀄컴 인코포레이티드 전용 산술 인코딩 명령

Also Published As

Publication number Publication date
JP3518770B2 (ja) 2004-04-12
EP0586057B1 (en) 2000-03-01
JPH06208463A (ja) 1994-07-26
EP0586057A2 (en) 1994-03-09
US20020124162A1 (en) 2002-09-05
EP0586057A3 (en) 1994-06-22
US6304961B1 (en) 2001-10-16
DE69327927D1 (de) 2000-04-06
KR100287628B1 (ko) 2001-06-01
DE69327927T2 (de) 2000-10-12

Similar Documents

Publication Publication Date Title
KR940004436A (ko) 우선 선취 예측적 주석을 이용하여 고속으로 명령을 선취 및 지명하는 방법 및 장치
US4583165A (en) Apparatus and method for controlling storage access in a multilevel storage system
EP0185867B1 (en) A memory hierarchy and its method of operation
JP4027620B2 (ja) 分岐予測装置、プロセッサ、及び分岐予測方法
US6738865B1 (en) Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data
US9298615B2 (en) Methods and apparatus for soft-partitioning of a data cache for stack data
EP0667580A2 (en) Cache System for a memory
JPH05108480A (ja) デジタルデータ処理システムにおけるフアイルシステムのためのキヤツシユのアレンジメント
US7334088B2 (en) Page descriptors for prefetching and memory management
JPH03108064A (ja) 情報検索方法及びシステム
KR100335672B1 (ko) 메모리페이지크로싱예측주석을사용하는실제주소지정데이타기억구조로부터의빠른데이타검색
EP0019358B1 (en) Hierarchical data storage system
EP0966710A1 (en) Penalty-based cache storage and replacement techniques
KR100987832B1 (ko) 캐시 메모리에 연결된 메모리로의 다양한 액세스 유형의예측을 관리하는 시스템, 장치 및 방법
US5586296A (en) Cache control system and method for selectively performing a non-cache access for instruction data depending on memory line access frequency
US7716424B2 (en) Victim prefetching in a cache hierarchy
US6865649B2 (en) Method and apparatus for pre-fetching data during program execution
JPH06110926A (ja) 情報検索装置
US11726917B2 (en) Method and apparatus for a page-local delta-based prefetcher
JPH06168119A (ja) データ先読み制御装置
KR100851738B1 (ko) 로우-레벨 캐시를 포함한 액세스 촉진용 리버스 디렉토리
KR970076253A (ko) 데이타 프로세싱 시스템 및 브랜치 인스트럭션의 결과 예측 방법
JPH05210593A (ja) マイクロプロセッサのためのメモリ区分化装置およびセグメント記述子をセグメント・レジスタへロードする方法
KR940000994A (ko) 우선순위 액세스 예측 주석을 이용한 데이타 기억구조로부터의 고속 데이타 검색
EP0250702A2 (en) Cache memory with variable fetch and replacement schemes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee