KR940003920Y1 - Click noise preventing apparatus of digital audio device - Google Patents

Click noise preventing apparatus of digital audio device Download PDF

Info

Publication number
KR940003920Y1
KR940003920Y1 KR2019880010454U KR880010454U KR940003920Y1 KR 940003920 Y1 KR940003920 Y1 KR 940003920Y1 KR 2019880010454 U KR2019880010454 U KR 2019880010454U KR 880010454 U KR880010454 U KR 880010454U KR 940003920 Y1 KR940003920 Y1 KR 940003920Y1
Authority
KR
South Korea
Prior art keywords
signal
resample
hold
input
glitch noise
Prior art date
Application number
KR2019880010454U
Other languages
Korean (ko)
Other versions
KR900001507U (en
Inventor
오형훈
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880010454U priority Critical patent/KR940003920Y1/en
Publication of KR900001507U publication Critical patent/KR900001507U/en
Application granted granted Critical
Publication of KR940003920Y1 publication Critical patent/KR940003920Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation

Abstract

내용 없음.No content.

Description

디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치Glitch Noise Reduction Devices for Digital Sound Equipment

제1도는 본 고안의 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치의 회로도.1 is a circuit diagram of a glitch noise preventing device of the digital sound device of the present invention.

제2도는 본 고안의 동작 설명을 위한 회로 각부분에서의 신호 파형도.2 is a signal waveform diagram in each part of the circuit for explaining the operation of the present invention.

제3도는 일반적인 디지탈 음향 장치의 블록 구성도.3 is a block diagram of a general digital audio device.

제4도는 종래의 재샘플 홀드 장치의 회로도.4 is a circuit diagram of a conventional resample hold device.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 제1재샘플 및 홀드수단 11 : 완충 증폭기10: first resample and hold means 11: buffer amplifier

12 : 아날로그 스위치 13 : 연산 증폭기12 analog switch 13 operational amplifier

14 : 제2재샘플 및 홀드 수단 15 : 감산수단14 second resample and hold means 15 subtraction means

16 : 아날로그 스위치 17 : 연산 증폭기16: analog switch 17: operational amplifier

18 : 차동 증폭기18: differential amplifier

본 고안은 오디오 신호를 디지탈 변환하여 기록 매체에 기록하고, 기록 매체에 기록된 디지탈 오디오 신호를 아날로그 신호로 재생하여 출력하는 디지탈 음향 장치에서, 디지탈 신호를 아날로그 신호로 변환한 후, 이 신호를 재샘플(Resampling)할때 발생하는 글리치 잡음(Glitch Noise)을 제거하는 디지탈 음향 장치의 글리치(Glitch)잡음 방지 장치에 관한 것이다.The present invention digitally converts an audio signal to a recording medium, and reproduces the digital audio signal recorded on the recording medium as an analog signal, and then outputs the analog signal after converting the digital signal into an analog signal. The present invention relates to a glitch noise preventing device of a digital sound device that removes glitch noise generated when sampling.

먼저, 일반적인 디지탈 음향 장치의 구성을 살펴보면 도면 제3도에 나타낸 바와 같이, 아날로그 오디오신호를 디지탈 변환하여 기록 매체에 기록하는 녹음부(a)와, 상기 기록 매체에 기록된 신호를 재생하여 아날로그 신호로 변환, 출력해 주는 재생부(b) 구성되고, 상기 녹음부(a)의 구성을 살펴보면, 입력 아날로그 오디오 신호를 샘플링 및 홀드하는 샘플 홀드부(1)와, 상기 샘플 및 홀드된 아날로그 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(2)와, 상기 디지탈 변환된 오디오 신호를 기록 포맷으로 신호 처리하는 기록용 디지탈 신호 처리기(3)와, 상기 신호 처리된 디지탈 오디오 신호를 증폭하여 기록 매체(5)에 기록시키는 기록용 증폭기(4)로 구성되며, 상기 재생부(b)의 구성을 살펴보면, 기록매체(5)로부터 디지탈 오디오 신호를 재생하여 증폭하는 재생 증폭기(6)와, 상기 재생된 디지탈 오디오 신호를 재생 포맷으로 신호 처리하는 재생용 디지탈 신호 처리기(7)와, 상기 재생된 디지탈 신호를 아날로그 신호로 변환하는 디지탈 아날로그 변환기(8)와, 상기 아날로그 오디오 신호를 재 샘플링 및 홀드하여 원래의 아날로그 오디오 파형으로 만들어 출력하는 재샘플 및 홀드부(9)로 구성된다.First, referring to the configuration of a general digital audio device, as shown in FIG. 3, a recording unit (a) for digitally converting an analog audio signal to be recorded on a recording medium, and reproducing an analog signal by reproducing the signal recorded on the recording medium. And a reproducing section (b) for converting and outputting the signal into a reproducing section, the recording section (a) shows a sample holding section (1) for sampling and holding an input analog audio signal, and the sampled and held analog signal. An analog digital converter 2 for converting to a digital signal, a recording digital signal processor 3 for signal processing the digitally converted audio signal into a recording format, and amplifying the signal-processed digital audio signal to a recording medium 5 And a recording amplifier (4) for recording in the recording medium. The configuration of the reproducing section (b) reproduces a digital audio signal from the recording medium (5). A reproducing amplifier 6, a reproducing digital signal processor 7 for signal processing the reproduced digital audio signal in a reproducing format, a digital analog converter 8 for converting the reproduced digital signal into an analog signal; And a resample and hold section 9 for resampling and holding the analog audio signal to produce and output the original analog audio waveform.

상기한 구성의 디지탈 음향 장치의 동작을 살펴보면, 녹음할 아날로그 오디오 신호는 샘플 홀드부(1)에서 샘플링 및 홀드되어 디지탈 아날로그 변환기(2)로 입력되고, 디지탈 아날로그 변환기(2)는 샘플 앤드 홀드된 오디오 신호를 소정의 샘플링 주파수로 디지탈 변환하여 디지탈 신호 처리기(3)에 공급하며, 디지탈 신호처리기(3)는 입력된 디지탈 오디오 신호를 기록 포맷에 맞게 신호 처리하여 기록 증폭기(4)를 거쳐 증폭시킨 후, 기록 매체(5)에 기록해 주게 된다.Referring to the operation of the digital sound device having the above configuration, the analog audio signal to be recorded is sampled and held in the sample holding unit 1 and input to the digital analog converter 2, and the digital analog converter 2 is sampled and held. The audio signal is digitally converted to a predetermined sampling frequency and supplied to the digital signal processor 3, and the digital signal processor 3 processes the input digital audio signal according to a recording format and amplifies it through the recording amplifier 4. After that, recording is performed on the recording medium 5.

이와같이 하여 녹음부(a)에서 기록 매체(5)에 기록된 신호는 다음과같이하여 재생부(b)에서 재생된다.In this way, the signal recorded in the recording medium 5 in the recording section a is reproduced in the playback section b as follows.

즉, 기록매체(5)로부터 재생 증폭기(6)로 재생된 디지탈 오디오 신호는 재생용 디지탈 신호 처리기(7)에서 재생 포맷에 적절한 디지탈 신호 처리가 이루어진 후, 디지탈 오디오 신호를 디지탈 아날로그 변환기(8)에 공급하며, 디지탈 아날로그 변환기(8)는 입력된 디지탈 오디오 신호를 샘플링 주파수에 따라 아날로그 신호로 변환하여 재샘플 및 홀드부(9)에 공급한다.That is, the digital audio signal reproduced from the recording medium 5 to the reproduction amplifier 6 is subjected to the digital signal processing appropriate for the reproduction format in the reproduction digital signal processor 7, and then converts the digital audio signal into the digital analog converter 8. The digital analog converter 8 converts the input digital audio signal into an analog signal according to a sampling frequency, and supplies it to the resample and hold unit 9.

디지탈 아날로그 변환기(8)에서 출력되는 아날로그 신호의 형태는 샘플링 주기마다 정량적인 값을 갖는 형태가 되기 때문에 제2도의 (a)와 같은 파형으로 출력되어 지고, 이러한 출력 파형을 부드러운 아날로그 신호로 만들어 주기 위해서 재샘플 및 홀드부(9)에 입력해주면, 재 샘플 및 홀드부(9)는 입력된 신호의 재 샘플링과 홀드 처리를 실행하여 결과적으로 샘플링 주기로 저역 통과 필터링(적분)된 아날로그 오디오 신호를 출력해주게 된다.Since the analog signal output from the digital analog converter 8 has a quantitative value for each sampling period, it is output as a waveform as shown in (a) of FIG. 2, and makes the output waveform a smooth analog signal. In order to input to the resample and hold section 9, the resample and hold section 9 performs resampling and hold processing of the input signal, and as a result, outputs the low pass filtered (integrated) analog audio signal with a sampling period. You will.

이와같은 재샘플 및 홀드부(9)의 종래 회로 구성을 도면 제4도에 나타내었다.The conventional circuit configuration of such a resample and hold section 9 is shown in FIG.

제4도에서 보는 바와같이 종래의 재샘플 및 홀드부(9)는, 상기 디지탈 아날로그 변환기(8)로부터 입력된 오디오 신호를 완충 증폭하는 완충 증폭기(11)와, 상기 완충 증폭기(11)에서 출력된 신호를 샘플링 신호(SF)주기로 스위칭하는 아날로그 스위치(12)와, 상기 아날로그 스위치(12)로부터 샘플링되어 입력된 신호를 홀드하기 위한 연산 증폭기(13)와, 상기 연산 증폭기(13)와 함께 신호 홀드를 위한 적분기를 이루는 콘덴서(C1) 및 저항(R2)으로 구성되며, R1은 저항, T0는 스위치 제어단, IN은 입력단, OUT은 출력단을 각각 나타낸다.As shown in FIG. 4, the conventional resample and hold section 9 includes a buffer amplifier 11 for buffering and amplifying an audio signal input from the digital analog converter 8, and an output from the buffer amplifier 11; An analog switch 12 for switching the signal to a sampling signal SF period, an operational amplifier 13 for holding a signal sampled and input from the analog switch 12, and a signal together with the operational amplifier 13 It consists of a capacitor (C1) and a resistor (R2) forming an integrator for the hold, where R1 represents a resistor, T0 represents a switch control stage, IN represents an input stage, and OUT represents an output stage.

이와같이 구성된 종래의 재샘플 및 홀드부(9)에 의한 아날로그 신호의 재샘플링과 홀드동작은 다음과 같이 이루어진다.The resampling and holding operation of the analog signal by the conventional resampling and holding unit 9 configured as described above is performed as follows.

입력단(IN)으로 디지탈 아날로그 변환기(8)의 출력 신호가 입력되면 완충 증폭기(11)에서 입력 신호를 완충증폭(BUFFERING)하여 저항(R1)을 통해 아날로그 스위치(12)에 입력하게 된다.When the output signal of the digital analog converter 8 is input to the input terminal IN, the buffer amplifier 11 buffers the input signal and inputs it to the analog switch 12 through the resistor R1.

아날로그 스위치(12)는 제2도의 (b)에 나타낸 바와같은 타이밍과 주파수의 샘플링 신호(SF)를 제어단(T0)에 입력받아, 이 샘플링 신호(SF)가 하이인 구간 동안에는 입력 신호를 연산 증폭기(13)의 입력단(-)에 공급하고, 로우인 구간 동안에는 입력 신호를 접지단으로 바이패스 시켜준다.The analog switch 12 receives the sampling signal SF of the timing and frequency as shown in (b) of FIG. 2 into the control terminal T0 and calculates the input signal during the period in which the sampling signal SF is high. It is supplied to the input terminal (-) of the amplifier 13, and the input signal is bypassed to the ground terminal during the low-in period.

이에 따라 연산 증폭기(13)의 입력단(-)에는 샘플링 신호(SF)의 주기로 입력 신호가 샘플링되어 입력되고, 입력된 신호는 콘덴서(C1)를 충전시키며, 충전된 신호는 연산 증폭기(13)의 출력단 고임피던스에 의해 홀드되어 제2도의 (c)와 같이 샘플 앤드 홀드된 아날로그 오디오 신호를 출력단(OUT)으로 출력하게 된다.Accordingly, an input signal is sampled and input to the input terminal (−) of the operational amplifier 13 at the period of the sampling signal SF, and the input signal charges the capacitor C1, and the charged signal of the operational amplifier 13 An analog audio signal held by the output terminal high impedance and sampled and held as shown in (c) of FIG. 2 is output to the output terminal OUT.

이러한 동작이 지속되어 제2도의 (a)와같은 파형을 (c)도와같이 부드럽게 정형하여 출력해 주게 되는데, 이와같은 재샘플 및 홀드동작을 실행할때 아날로그 스위치(12)가 샘플링 신호(SF)의 주기로 스위칭되기 때문에 샘플링 신호(SF)의 라이징 엣지 플링 엣지에서 도면 제2도의 (c)와같은 글리치 잡음(Glitch Noise)이 발생되고, 이러한 글리치 잡음이 재샘플 및 홀드된 출력단(OUT)신호에 반영되어 결과적으로 재생 오디오 신호의 음질을 악화시키게 되는 문제점이 있다.This operation is continued and the waveform as shown in (a) of FIG. 2 is smoothly shaped and output as shown in (c). When the resampling and hold operations are executed, the analog switch 12 performs the sampling signal SF. Glitch noise, as shown in (c) of FIG. 2, is generated at the rising edge fling edge of the sampling signal SF, and the glitch noise is reflected in the resampled and held output signal OUT. As a result, there is a problem that the sound quality of the reproduced audio signal is deteriorated.

이와같은 현상의 입력단(IN)이 무신호일때도 실제로 제어단(T0)에 입력되는 샘플링 신호(SF)가 아날로그 스위치(12)의 용량등에 의해 콘덴서(C1)로 누설되는 영향을 받아 가중될 수도 있으며, 또한 샘플 및 홀드부(1)에서도 발생할 수 있다.Even when the input terminal IN of such a phenomenon is no signal, the sampling signal SF actually input to the control terminal T0 may be weighted due to the leakage of the capacitor C1 by the capacitance of the analog switch 12. It may also occur in the sample and hold section 1.

즉, 샘플 및 홀드부(1)도 상기 제4도와 동일한 구성을 갖고 입력 아날로그 오디오 신호를 샘플 앤드 홀드하게 되는데(아날로그 신호를 샘플링한 값을 아날로그 디지탈 변환기(2)가 변환에 요하는 시간 동안 홀드하기 위한 것임). 샘플하고 있는 동안의 파형은 필요 없는 전압이 있어도 영향은 없지만 샘플 상태로부터 홀드 상태로 이동할때 발생하는 글리치 잡음에 의해 홀드값이 영향을 받을 수 있으며, 이러한 영향은 기록 매체(5)에 기록되는 디지탈 오디오 신호의 질을 저하시키고, 이를 재생한 오디오 신호의 음질도 저하시키는 문제점을 초래하게 되는 것이다.That is, the sample and hold section 1 also has the same configuration as that of FIG. 4 and samples and holds the input analog audio signal (holding the sampled value of the analog signal for the time required for the analog digital converter 2 to convert it). To do so). Waveforms during sampling are not affected by undesired voltages, but the hold value can be affected by the glitch noise that occurs when moving from the sample state to the hold state, and this effect is recorded on the recording medium 5. The quality of the audio signal is reduced, and the sound quality of the reproduced audio signal is also deteriorated.

본 고안은 상기한 바와같은 종래의 문제점을 해결하기 위하여, 제1재샘플 앤드 홀드와 동일한 타이밍으로 무신호 입력에 대한 제2의 재샘플 앤드 홀드를 실행하고, 제1재샘플 앤드 홀드시에 발생한 글리치 잡음을 제2의 재샘플 앤드 홀드시에 발생한 글리치 잡음과 감산처리하려 줌으로써 최종적인 오디오 신호에는 글리치 잡음이 제거된 깨끗한 파형의 오디오 신호를 구할 수 있도록 한 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치를 제공함을 목적으로 한다.The present invention implements a second resample and hold for a no-signal input at the same timing as the first resample and hold, and solves the conventional problem as described above, and occurs at the first resample and hold. Prevents glitches in digital sound equipment by subtracting the glitches from the glitches generated during the second resample and hold, resulting in a clean waveform audio signal with glitches removed. It is an object to provide a device.

도면 제1도는 상기한 목적을 달성하기 위한 본 고안의 회로 구성을 나타낸 도면이다.1 is a view showing a circuit configuration of the present invention for achieving the above object.

제1도에 의하는 바와같이, 본 고안의 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치는, 입력 아날로그 오디오 신호를 소정의 샘플링 주기로 샘플 앤드 홀드하는 제1재샘플 및 홀드수단(10)과, 무신호 입력상태에서 상기 제1재샘플 및 홀드수단(10)과 동일한 샘플링 주기로 무신호 입력을 샘플 앤드 홀드하여 제1재샘플 및 홀드수단(10)의 글리치 잡음과 동일한 파형 및 타이밍의 글리치 잡음을 출력 해주는 제2재샘플 및 홀드 수단(14)과, 상기 제1재샘플 및 홀드수단(10)에서 출력되는 글리치 잡음을 포함하는 오디오 신호에서 상기 제2재샘플 및 홀드수단(14)에서 출력되는 글리치 잡음을 감산하여 글리치 잡음이 제거된 오디오 신호를 출력해 주는 감산수단(15)으로 구성된다.As shown in FIG. 1, the glitch noise preventing device of the digital sound device according to the present invention comprises: a first resample and hold means 10 for sample and hold an input analog audio signal at a predetermined sampling period; Glitch noise of the same waveform and timing as the glitch noise of the first resample and hold means 10 is sampled and held at the same sampling period as the first resample and hold means 10 in the no signal input state. A second resample and hold means 14 output from the second resample and hold means 14 and an audio signal including glitch noise output from the first resample and hold means 10. And subtracting means 15 for subtracting the glitch noise and outputting the audio signal from which the glitch noise has been removed.

그리고, 상기 제1재샘플 및 홀드수단(10)은, 입력된 오디오 신호를 완충 증폭하는 완충 증폭기(11)와, 상기 완충 증폭기(11)에서 출력된 신호를 샘플링 신호(SF) 주기로 스위칭 하는 아날로그 스위치(12)와, 상기 아날로그 스위치(12)로부터 샘플링되어 입력된 신호를 홀드하기 위한 연산 증폭기(13)와, 상기 연산 증폭기(13)와 함께 신호 홀드를 위한 적분기를 이루는 콘덴서(C1) 및 저항(R2)으로 구성되며, 상기 제2재샘플 및 홀드 수단(14)은, 무신호 입력 상태에서 샘플링 신호(SF) 주기로 스위칭되는 아날로그 스위치(16)와, 상기 아날로그 스위치(16)에 무신호 입력을 인가하기 위한 저항(R3)과, 상기 아날로그 스위치(16)로부터 샘플링되어 입력된 글리치 잡음 신호를 홀드하기 위한 연산 증폭기(17)와, 상기 연산 증폭기(17)와 함께 글리치 잡음 신호 홀드를 위한 적분기를 이루는 콘덴서(C2) 및 저항(R4)으로 구성되며, 상기 감산수단(15)은, 상기 제1재샘플 및 홀드수단(10)으로부터 출력되는 글리치 잡음을 포함한 오디오 신호와 상기 제2재샘플 및 홀드수단(14)으로부터 출력되는 글리치 잡음 신호를 연산하여 글리치 잡음 성분을 제거하는 차동 증폭기(18)와, 상기 차동 증폭기(18)에 상기 제1재샘플 및 홀드수단(10)의 출력 신호를 입력해 주는 저항(R6)(R7) 및 상기 차동 증폭기(18)에 상기 제2재샘플 및 홀드수단(14)의 출력 신호를 입력해 주는 저항(R5)(R8)으로 구성되고, 상기 제2도에서 부호 R1은 저항, T0, T1은 아날로그 스위치(12)(16)의 제어단, IN은 입력단, OUT은 출력단, a는 무신호 입력단, b는 출력단이다.The first resample and hold means 10 includes a buffer amplifier 11 for buffering and amplifying the input audio signal, and an analog switch for switching the signal output from the buffer amplifier 11 at a sampling signal SF period. A switch 12, an operational amplifier 13 for holding a signal sampled from the analog switch 12, and a capacitor C1 and a resistor which together with the operational amplifier 13 form an integrator for signal holding; And a second resample and hold means (14) comprising: an analog switch (16) switched at a sampling signal (SF) cycle in a no signal input state, and no signal input to the analog switch (16); Integrator for holding a glitch noise signal together with a resistor (R3) for applying a signal, an operational amplifier (17) for holding a glitch noise signal sampled from the analog switch (16), and the operational amplifier (17). And a subtracting means (15), wherein the subtracting means (15) comprises an audio signal including glitch noise output from the first resample and hold means (10) and the second resample and hold. A differential amplifier 18 for calculating a glitch noise signal output from the means 14 to remove glitch noise components, and inputting the output signal of the first resample and hold means 10 to the differential amplifier 18 The main portion comprises resistors R6 and R7 and resistors R5 and R8 for inputting the output signal of the second resample and hold means 14 to the differential amplifier 18. In FIG. A symbol R1 is a resistor, T0, T1 is a control terminal of the analog switches 12 and 16, IN is an input terminal, OUT is an output terminal, a is an unsignal input terminal, and b is an output terminal.

상기한 바와같이 구성된 본 고안의 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치에 의한 글리치 잡음 제거 동작을 도면 제1도의 회로 구성과, 제2도의 파형도를 참조하여 설명하면 다음과 같다.The glitch noise canceling operation by the glitch noise preventing device of the digital sound device of the present invention configured as described above will be described with reference to the circuit configuration of FIG. 1 and the waveform diagram of FIG.

입력단(IN)으로 상기 제3도에서의 디지탈 아날로그 변환기(8)의 출력 신호가 입력되면 완충 증폭기(11)에서 입력 신호를 완충 증폭(BUFFERING)하여 저항(R1)을 통해 아날로그 스위치(12)에 입력하게 된다.When the output signal of the digital analog converter 8 in FIG. 3 is input to the input terminal IN, the buffer amplifier 11 buffers the input signal to the analog switch 12 through the resistor R1. Will be entered.

아날로그 스위치(12)는 제2도의 (b)에 나타낸 바와같은 타이밍과 주파수의 샘플링 신호(SF)를 제어단(T0)에 입력받아, 이 샘플링 신호(SF)가 하이인 구간 동안에는 입력 신호를 연산 증폭기(13)의 입력단(-)에 공급하고, 로우인 구간 동안에는 입력 신호를 접지단으로 바이패스 시켜준다.The analog switch 12 receives the sampling signal SF of the timing and frequency as shown in (b) of FIG. 2 into the control terminal T0 and calculates the input signal during the period in which the sampling signal SF is high. It is supplied to the input terminal (-) of the amplifier 13, and the input signal is bypassed to the ground terminal during the low-in period.

이에 따라 연산 증폭기(13)의 입력단(-)에는 샘플링 신호(SF)의 주기로 입력 신호가 샘플링되어 입력되고, 입력된 신호는 콘덴서(C1)를 충전시키며, 충전된 신호는 연산 증폭기(13)의 출력단 고임피던스에 의해 홀드되어 결국, 제1재샘플 및 홀드수단(10)은 제2도의 (c)와 같이 샘플 앤드 홀드된 아날로그 오디오 신호를 출력단으로 출력하게 된다.Accordingly, an input signal is sampled and input to the input terminal (−) of the operational amplifier 13 at the period of the sampling signal SF, and the input signal charges the capacitor C1, and the charged signal of the operational amplifier 13 As a result, the first resample and hold means 10 outputs the sampled and held analog audio signal to the output terminal as shown in FIG.

이러한 동작이 지속되어 제2도의 (a)와 같은 파형을 (c)와 같이 부드럽게 정형하여 출력해 주게 되는데, 이와같은 재샘플 및 홀드 동작을 실행할때 아날로그 스위치(12)가 샘플링 신호(SF)의 주기로 스위칭되기 때문에 샘플링 신호(SF)의 라이징 엣지 및 풀링 엣지에서 도면 제2도의 (c)와 같은 글리치 잡음(Glitch Noise)이 발생되고, 이러한 글리치 잡음이 재샘플 및 홀드된 연산 증폭기(13)의 출력단 신호에 반영되어 출력된다.This operation is continued and the waveform as shown in (a) of FIG. 2 is smoothly shaped and output as shown in (c). When the resampling and hold operations are performed, the analog switch 12 performs the sampling signal SF. Glitch noise as shown in (c) of FIG. 2 is generated at the rising edge and the pulling edge of the sampling signal SF, and the glitch noise is resampled and held at the rising edge of the sampling signal SF. It is reflected on the output signal and output.

즉, 상기 제1재샘플 및 홀드수단(10)에서 출력된 신호는 제2도의 (c)와 같이 글리치잡음을 포함하고 있게되며, 이 신호는 감산수단(15)의 저항(R6)(R7)을 거쳐 차동 증폭기(18)의 비반전 입력단(+)에 입력된다.That is, the signal output from the first resample and hold means 10 includes glitch noise as shown in (c) of FIG. 2, and this signal is a resistor (R6) (R7) of the subtraction means 15. It is input to the non-inverting input terminal (+) of the differential amplifier 18 via the channel.

한편, 상기한 제1재샘플 및 홀드수단(10)의 샘플 앤드 홀드 타이밍과 동일한 타이밍으로 제2재샘플 및 홀드수단(14)이 동작하여 글리치 잡음을 발생시킨다.Meanwhile, the second resample and hold means 14 are operated at the same timing as the sample and hold timing of the first resample and hold means 10 to generate glitch noise.

즉, 아날로그 스위치(16)의 입력단(a)은 저항(R3)을 통해 접지되어 무신호 입력 상태로 되어 있고, 아날로그 스위치(12)는 제2도의 (b)에 나타낸 바와같은 타이밍과 주파수의 샘플링 신호(SF)를 제어단(T1)에 입력받아, 이 샘플링 신호(SF)가 하이인 구간 동안에는 저항(R3)에 의해 인가되는 신호를 연산 증폭기(17)의 입력단(-)에 공급하고, 로우인 구간 동안에는 입력 신호를 접지단으로 바이패스 시켜준다.That is, the input terminal a of the analog switch 16 is grounded through the resistor R3 to be in a no-signal input state, and the analog switch 12 samples the timing and frequency as shown in FIG. The signal SF is input to the control terminal T1, and the signal applied by the resistor R3 is supplied to the input terminal (−) of the operational amplifier 17 during the period in which the sampling signal SF is high, and low. During in period, the input signal is bypassed to ground.

이에 따라 연산 증폭기(17)의 입력단(-)에는 샘플링 신호(SF)의 주기로 입력되는 글리치 잡음 신호가 샘플링되어 입력되고, 입력된 신호는 콘덴서(C1)를 충전시키며, 충전된 신호는 연산증폭기(17)의 출력단 고임피던스에 의해 홀드되어 결국, 제2재샘플 및 홀드수단(14)은 제2도의 (d)와 같이 샘플 앤드 홀드된 글리치 잡음신호를 출력단으로 출력하게 된다.Accordingly, the glitch noise signal input in the period of the sampling signal SF is sampled and input to the input terminal (−) of the operational amplifier 17, the input signal charges the capacitor C1, and the charged signal is an operational amplifier ( The second resample and hold means 14 output the sampled and held glitch noise signal to the output terminal as shown in (d) of FIG.

이러한 동작이 지속되어 제2도의 (c)와 같은 글리치 잡음을 포함하는 오디오 신호와 동일한 타이밍의 글리치 잡음 파형을 (d)도와 같이 출력해 주게 되는데, 이와같이 제2재샘플 및 홀드수단(14)에서 출력된 신호는 감산수단(15)의 저항(R5)(R8)을 거쳐 차동 증폭기(18)의 반전 입력단(-)에 입력된다.This operation is continued to output the glitch noise waveform at the same timing as the audio signal including the glitch noise as shown in (c) of FIG. 2 as shown in (d). In this way, the second resample and hold means 14 The output signal is input to the inverting input terminal (−) of the differential amplifier 18 via the resistors R5 and R8 of the subtraction means 15.

따라서, 차동 증폭기(18)는 비반전 입력단(+)에 입력된 제2도의 (c)의 신호에서, 반전 입력단(-)에 입력된 제2도의 (d)의 신호를 차동증폭하게 되고, 이러한 차동 증폭의 결과는 두 신호의 감산 처리에 해당되므로, 결국 감산수단(15)의 출력단(OUT)신호는 제2도의 (c)와같은 파형의 오디오 신호에서 글리치 잡음 성분을 제거한 제2도의 (e)와같이 깨끗한 파형의 오디오 신호로 출력되는 것이다.Accordingly, the differential amplifier 18 differentially amplifies the signal of FIG. 2 (d) input to the inverting input terminal (−) from the signal of FIG. 2 (c) input to the non-inverting input terminal (+). Since the result of the differential amplification corresponds to the subtraction processing of the two signals, the output OUT signal of the subtracting means 15 eventually removes the glitch noise component from the audio signal of the waveform as shown in FIG. It is output as a clean waveform audio signal.

상기한 바와같은 회로 구성과 동작은 도면 제3도에서의 녹음부(a)에 구비되는 샘플 및 홀드부(1)에도 동일하게 적용하여 기록 오디오 신호의 글리치 잡음을 제거한 깨끗한 파형의 오디오 신호를 후단의 아날로그 디지탈 변환기(2)에 제공해 줄수 있게 한다.The circuit configuration and operation as described above are similarly applied to the sample and hold unit 1 provided in the recording unit a in FIG. 3 to remove the glitch noise of the recorded audio signal. To analog digital converters (2).

이상에서 설명한 바와같이 본 고안에 의하면, 디지탈 음향 장치의 샘플 앤드 홀드시에 발생하는 글리치 잡음을 제거할 수 있기 때문에, 디지탈 음향 장치에서 기록 매체에 기록되는 오디오 신호나, 기록 매체에서 재생되는 오디오 신호의 음질을 높일 수 있게하고, 고충실도의 디지탈 음향 장치를 구현 가능하게 하는 효과가 있다.As described above, according to the present invention, since the glitch noise generated at the sample and hold of the digital sound device can be eliminated, the audio signal recorded on the recording medium in the digital sound device or the audio signal reproduced on the recording medium. It is possible to increase the sound quality of, and to implement a high-fidelity digital sound device is effective.

Claims (1)

입력 아날로그 오디오 신호를 소정의 샘플링 주기로 샘플 앤드 홀드하는 제1재샘플 및 홀드수단(10)과, 무신호 입력상태에서 상기 제1재샘플 및 홀드수단(10)과 동일한 샘플링 주기로 무신호 입력을 샘플 앤드 홀드하여 제1재샘플 및 홀드수단(10)의 글리치 잡음과 동일한 파형 및 타이밍의 글리치 잡음을 출력해 주는 제2재샘플 및 홀드 수단(14)과, 상기 제1재샘플 및 홀드수단(10)에서 출력되는 글리치 잡음을 포함하는 오디오 신호에서 상기 제2재샘플 및 홀드수단(14)에서 출력되는 글리치 잡음을 감산하여 글리치 잡음이 제거된 오디오 신호를 출력해 주는 감산수단(15)으로 구성된 것을 특징으로 하는 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치.A first resample and hold means 10 for sample and hold an input analog audio signal at a predetermined sampling period, and a no-signal input is sampled at the same sampling period as the first resample and hold means 10 in a no-signal input state. A second resample and hold means 14 for end-and-hold to output glitch noise having the same waveform and timing as the glitch noise of the first resample and hold means 10, and the first resample and hold means 10; And subtracting means 15 for outputting the audio signal from which the glitch noise is removed by subtracting the glitch noise output from the second resample and hold means 14 from the audio signal including the glitch noise output from Characterized by glitch noise suppression in digital sound equipment.
KR2019880010454U 1988-06-30 1988-06-30 Click noise preventing apparatus of digital audio device KR940003920Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880010454U KR940003920Y1 (en) 1988-06-30 1988-06-30 Click noise preventing apparatus of digital audio device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880010454U KR940003920Y1 (en) 1988-06-30 1988-06-30 Click noise preventing apparatus of digital audio device

Publications (2)

Publication Number Publication Date
KR900001507U KR900001507U (en) 1990-01-18
KR940003920Y1 true KR940003920Y1 (en) 1994-06-15

Family

ID=19276934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880010454U KR940003920Y1 (en) 1988-06-30 1988-06-30 Click noise preventing apparatus of digital audio device

Country Status (1)

Country Link
KR (1) KR940003920Y1 (en)

Also Published As

Publication number Publication date
KR900001507U (en) 1990-01-18

Similar Documents

Publication Publication Date Title
KR940003920Y1 (en) Click noise preventing apparatus of digital audio device
JP3327116B2 (en) Signal processing device, signal recording device, and signal reproducing device
JPS60197016A (en) Analog-digital converting circuit device
JPH05347563A (en) D/a converter
KR940007381Y1 (en) Noise removing system of electronic musical instrument
JPH09153814A (en) Digital signal processor and recording device
JP3104105B2 (en) DC component removal circuit
KR0182943B1 (en) Noise filtering circuit for audio signal
KR960000101Y1 (en) The same band cancelling circuit of stereo audio signal
US10270461B1 (en) Non-uniform sampling implementation
JPS6032167A (en) Digital audio sound recorder
JPS60165831A (en) Pcm system reproducing device
JPS58147232A (en) Digital audio disk player
JPH0138997Y2 (en)
KR920005668Y1 (en) Phase difference removing circuit of audio output signal
JP3111481B2 (en) Digital / analog conversion circuit
JPS631068A (en) Signal processing circuit for charge coupled device
JP2993457B2 (en) Oversampled DA converter
KR890005820Y1 (en) Audio switching circuits of hifi vtr
JPH09121160A (en) A/d converter
JPH0821857B2 (en) Analog-digital conversion method
JP2602342B2 (en) Switching noise eliminator
JP3333861B2 (en) Digital / analog conversion circuit
KR930002029Y1 (en) Audio noise removing circuit of vdp
JP2000106509A (en) Compensation device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee